搜索
课程设计说明书第1页1绪论1.1选题的目的和意义本次课程设计了解了简单多功能数字电路抢答器的组成原理，初步掌握数字电路抢答器的调整及测试方法，提高思考能力和实践能力。同时也巩固已学的理论知识，建立逻辑数字电路的理论和实践的结合，了解多功能抢答器各单元电路之间的关系及相互影响，从而能正确设计、计算定时计数的各个单元电路。初步掌握多功能抢答器的调整及测试方法。抢答器在竞赛中有很大用处,它能准确、公正、直观地判断出第1抢答者。现在大多数抢答器均使用单片机或数字集成电路，并且附加了如计时、得分显示等功能。现代的抢答器一般分为电子抢答器和电脑抢答器。市场上的抢答器参差不齐，存在着线路复杂、成本较高、稳定性低等问题，要么制作复杂，要么可靠性低，减少兴致。做为一个单位若专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使电子器件的抢答器损坏，再购置的麻烦和及时性就会影响活动的开展。借助逻辑电路制作一个抢答器，具有数字化，制作方便，结构简单，等诸多优点。本课题有利于培养学生开发设计能力和创新精神，为今后的参加工作或从事通信类、电子类等实际工作奠定基础。1.2抢答器基本工作原理抢答器同时供15名选手或15个代表队比赛,设置一个系统清除和抢答控制开关S，该开关由主持人控制。抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，并在LED数码管上显示，同时扬声器发出报警声响提示。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时，同时扬声器发出短暂的声响，声响持续的时间0.5秒左右。参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00。课程设计说明书第2页2抢答器的电路设计2.1抢答电路此部分由15个按纽开关、15只电阻和一个直流电源组成，如抢答电路图所示。当无人抢答时，此电路提供的输入信号均为高电平；当选手按下抢答开关时单独支路的输入信号则是低电平，形成输入信号。抢答电路的功能有两个：一是能分辨出选手按键的先后，并锁存优先抢答者的编号，供译码显示电路用；二是要使其他选手的按键操作无效。选用优先编码器74LS148[1]和RS锁存器74LS279[1]可以完成上述功能，其电路组成如下图所示。其工作原理是：当主持人控制开关处于“清除”位置时，RS触发器[1]的R端为低电平，输出端（4Q~1Q）全部为低电平，于是74LS48[1]的BI=0，显示器灭灯；74LS148的选通输入端ST=0，74LS148处于工作状态，此时锁存电路不工作，当主持人开关拨到“开始”位置时，优先编码电路和锁存电路同时处于工作状态，即抢答器处于等待工作状态，等待输入端S1～S15输入信号，当有选手将键按下时（如按下S5），74LS148的输出Y2Y1Y0=010，YEX=0，经RS锁存器后，CTR=1，BI=1，74LS279处于工作状态，4Q3Q2Q=101，经74LS48译码后，显示器显示出“5”。此外，CTR=1，使74LS148的ST端为高电平，74LS148处于禁止工作状态，封锁了其他按键的输入。当按下的键松开后，74LS148的YEX为高电平，但由于CTR维持高电平不变，所以74LS148仍处于禁止工作状态，其他按键的输入信号不会被吸收，这就保证了抢答者的优先性以及抢答电路的准确性。当优先抢答者回答完问题后，由主持人操作控制开关S，使抢答电路复位，以便进行下一轮抢答。抢答电路如图2所示。课程设计说明书第3页S7SW-PBS6SW-PBS5SW-PBS4SW-PBS3SW-PBS2SW-PBS1SW-PBS15SW-PBS14SW-PBS13SW-PBS12SW-PBS11SW-PBS10SW-PBS9SW-PBS8A_1A_2A_7404A_1A_2U?A_7404A_1A_2U?A_7404A_1A_2A_7404A_2A_3A_1U2A_7408A_2A_3A_1U1A_7408A_2A_3A_1U1A_7408ABCDBINRBINLTNO_AO_BO_CO_DO_EO_FO_GRBONU1A_7448ABCDBINRBINLTNO_AO_BO_CO_DO_EO_FO_GRBONU2A_7448U1A1B1CINSUM1COUTA2A3A4B2B3B4SUM2SUM3SUM4U1A_74283R1NS11NS12NR2NS2NR3NS31NS32NR4NS4NQ1Q2Q3Q4U1A_74279R1NS11NS12NR2NS2NR3NS31NS32NR4NS4NQ1Q2Q3Q4U2A_74279U3A_0NA_1NA_2NA_3NA_4NA_5NA_6NA_7NEINA0NA1NA2NGSNEONU1A_74148A_0NA_1NA_2NA_3NA_4NA_5NA_6NA_7NEINA0NA1NA2NGSNEONU2A_74148A_1A_3A_2U3A_7400A_1A_3A_2A_7400A1f2g3e4d5A6c8DP7b9a10D1DpyAmber-CAA1f2g3e4d5A6c8DP7b9a10D2DpyAmber-CAD3A_2A_3A_1A_7408A_2A_3A_1U0A_7408+515×10KA_1A_3A_2A_7400+5图2抢答电路原理图2.2优先编码电路2.2.1电路功能当EI1=1时，EO1=1，从而使EI2=1，这时74LS148（1）（2）均禁止编码，它们的输出端A2A1A0都是111。由电路图可知，GS=GS1・GS2=1，表示此时整个电路的代码输出端DCBA=1111是非编码输出。当EI1=0时，高位片允许编码，但若高位片的输入口都是高电平，即均无编码请求，则EO1=0，从而EI1=0，允许低位片编码。这时高位片的A2A1A0=111，使门C、B、A取决与低位片的A2A1A0，而D=GS，总是等于1，所以输出代码在1111——1000之间变化。如果低位片的0口单独有效，输出为1111；如果低位片的7口及任意其他输入同时有效，则输入为1000，低位片以7口的优先级别最高。当EI1=0且0——7中有编码请求（至少一个为低电平）时，EO1=1，从而EI2=1，高位片编码，低位片禁止编码。显然，高位片的编码级别优先于低位片。课程设计说明书第4页此时D=GS1=0，C、B、A取决与高位片的A2A1A0，输出代码在0111——0000之间变化，同理可知，高位片中7口的优先级别最高。主持人宣布开始抢答以后，选手抢答，则有信号由输入端口输入，经过优先编码器编码输出。A、B、C、D为输出选手编号信息GS信号经锁存电路后，反馈回优先编器使74LS148被封锁使其停止工作，第一位输入信息的选手的编号被显示器输出。如图3所示的优先编码电路。图3优先编码电路2.2.274LS148介绍编码器在同一时刻内只允许对一个信号进行编码，否则输出的代码会发生混乱。优先编码器即在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有74LS148（8线－3线），共有54/74148和54/74LS148两种线路结构型式，将8条数据线（0－7）进行3线(4-2-1)二进制（八进制）优先编码，即对最高位数据线进行译码。利用选通端（EI）和输出选通端（EO）可进行八进制扩展。如图4所示的逻辑图及表5的功能表。课程设计说明书第5页图474LS148逻辑图表574LS148功能表输入输出EI01234567A2A1A0GSEO1××××××××11111011111111111100×××××××0000010××××××01001010×××××011010010××××0111011010×××01111100010××011111101010×01111111100100111111111101注：×表示任意电平，0表示低电平，1表示高电平2.3锁存电路2.3.1电路功能根据设计需求，该选择集成的R、S触发器芯片，即74LS279。芯片中各R、S触发器的R端口接主持人控制电路中开关上方，如主体电路图所示，S端接由优先编码电路发出的输入信号。基本R、S触发器的功能表如图所示。当抢答开始时，选手发出抢答信号，R、S触发器跳变，一方面保持原状态不变，另一方面发出锁定信号，封锁优先译码电路工作，禁止其他选手发出抢答信号。从而实课程设计说明书第6页现了锁存的功能。如图6所示锁存电路。图6锁存电路2.3.274LS279介绍RS触发器的R端为低电平，由于74LS148没有输入，S都为1，所以输出端（4Q~1Q）全部为0。当74LS148有输入，相应的S为0，所对应的输出端变为1，当输入退出时，S重新变为1，而对应的输出端保持1不变，实现了锁存的功能。如图7所示的逻辑图及表8所示的功能表。图774LS279逻辑图课程设计说明书第7页表874LS279功能表RSQ10101011不变00不定注：0表示低电平，1表示高电平2.4译码显示电路2.4.1电路功能本部分电路的功能是显示抢答成功的选手编号，由于有15位选手，故要显示两位十进制数，一部分显示十位数，另外一部分显示选手编号的个位。显示部分采用了两片74LS48芯片和两片七段显示译码器[2]。当有选手将键按下时（如按下S11），74LS148输出的信息经RS锁存后为Q4Q3Q2Q1=1011,如Q4・Q3=0，Q4・Q2=1再经过1个与非门后输出为1即高位译码显示为1。如图9所示的显示电路。图9显示电路2.4.274LS48介绍为了能以十进制数码直观的显示数字系统的运行数据,目前广泛使用了七段课程设计说明书第8页字符显示器,或称气短数码管[3]。这种字符显示器由七段可发光的线段拼合而成。测试输入:当=0,便可使被驱动数码管的七段同时点亮,以检查该数码管各段能否正常发光。但平时应置于高电平。设置灭零输入的目的是为了把不希望显示的零熄灭。灭灯输入/灭灯输出具有双功能输入\输出,当作为输入端时,称为灭灯输入端。只要加入灭灯控制信号=0,无论输入端是什么信号,定可将被驱动数码管的各段同时熄灭。当作为输出端使用时称为灭灵输出端。如表10所示74LS48的功能表。表1074LS48功能表注：×表示任意电平，0表示低电平，1表示高电2.5定时电路2.5.1电路功能定时电路，该部分主要由555定时器秒脉冲产生电路[3]、十进制同步加减计数器[4]、74LS192减法计数电路[1]、74LS48译码电路和2个7段数码管[2]即相关十进制输入BI/RBO输出字形LTRBIDCBAabcdefg011000011111111011×000110110000121×001011101101231×001111111001341×010010110011451×010111011011561×011010011111671×011111110000781×100011111111891×100119课程设计说明书第9页电路组成。两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上。74192的预置数控制端实现预置数，设定一次抢答的时间（30s），通过预置时间电路对计数器进行预置，计数器的时钟脉冲由秒脉冲电路提供。74LS192是十进制可编程同步加/减计数器，采用8421码二-十进制编码[5]，并具有直接清零，置数，加/减计数功能。由两片74LS192构成的三十进制递减计数器，低位片的BO2借位信号接到高位片的CPD端，两片的CPU端都接高电平，从功能表和时序图可以得到三十进制递减计数器[3]的工作原理：预置数为N=(00110000)8421BCD=(30)10，只有当低位BO2端发出借位脉冲时，高位片计数器才作减计数，当高，低位计数器处于全零，且CPD为0