搜索
DSP复习资料2009精华版信息073荣誉出品121．TI公司的DSP芯片TI公司常用的DSP芯片可以归纳为三大系列：（1）TMS320C2000系列，称为DSP控制器，集成了flash存储器、高速A/D转换器以及可靠的CAN模块及数字马达控制的外围模块，适用于三相电动机、变频器等高速实时工控产品等需要数字化的控制领域。（2）TMS320C5000系列，这是16位定点DSP。主要用于通信领域，如IP电话机和IP电话网关、数字式助听器、便携式声音/数据/视频产品、调制解调器、手机和移动电话基站、语音服务器、数字无线电、小型办公室和家庭办公室的语音和数据系统。第一章一、主要的DSP芯片种类3（3）TMS320C6000系列DSP采用新的超长指令字结构设计芯片。其中2000年以后推出的C64x，在时钟频率为1.1GHz时，可达到8800MIPS以上，即每秒执行90亿条指令。其主要应用领域为：1）数字通信完成FFT、信道和噪声估计、信道纠错、干扰估计和检测等。2）图像处理完成图像压缩、图像传输、模式及光学特性识别、加密/解密、图像增强等。41．DSP芯片的运算速度MAC时间：一次乘法和一次加法的时间。大部分DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。FFT执行时间：运行一个N点FFT程序所需时间。由于FFT运算在数字信号处理中很有代表性，因此FFT运算时间常作为衡量DSP芯片运算能力的一个指标。MIPS：每秒执行百万条指令。MOPS：每秒执行百万次操作。MFLOPS：每秒执行百万次浮点操作。BOPS：每秒执行十亿次操作。二、选择芯片考虑的因素5三、系统调试和评价工具:TMS320有一系列系统调试工具用于代替或协助目标系统进行软件评价和开发。现有的产品有：DSK初学者开发套件（DSPStarterKit）EVM软件评估模块（EvaluationModule）XDS510硬件仿真器（ExtendDevelopmentSupportEmulators）。TI公司还提供集成开发工具CCS（CodeComposerStudio），CCS可从网上下载，可进行软、硬件仿真和系统分析，受到广泛应用。6•在通用的微处理器中，乘法指令是由一系列加法来实现的，故需许多个指令周期来完成•DSP具有专用的硬件乘法器，乘法可在一个指令周期内完成第二章一、专用的硬件乘法器71）多总线结构2）40位算术逻辑单元（ALU）3）17×17位并行硬件乘法器4）比较、选择和存储单元（CSSU）5）指数编码器6）两个地址发生器87）数据总线（具有总线保持特性）8）总线寻址空间（C548最大可寻址扩展程序空间为8M×16位）9）三种存储器空间(程序、数据、IO)10）单指令循环和块循环11）区分的存储块移动指令12）32位长操作数指令13）可编程等待状态发生器和可编程的存储单元转换914）锁相环（PLL）发生器15）多通道缓冲串口（McBSP）16）直接存储器访问（DMA）控制器17）主机接口（HPI）18）定时器19）多种节电模式20）JTAG接口21）低电压工作10二、C54x芯片的CPU结构1、40位算术逻辑运算单元（ALU）2、2个40位累加器A和B3、移位-16～30位的桶形移位寄存器4、乘法器/加法器单元5、比较和选择及存储单元（CSSU）6、指数编码器7、CPU状态和控制寄存器包括11121累加器A和B•作用•结构与位置•Ａ和Ｂ的异同•加载与存储中的移位AG保护位39～32AH高阶位31～16AL低阶位15～0要点89DO页存储器13累加器A和B都可以配置成乘法器/加法器或ALU的目的寄存器。在执行MIN和MAX指令或者并行指令LD||MAC时都要用到它们，这时，一个累加器加载数据，另一个完成运算。保护位用作计算时的数据位余量，以防止诸如自相关那样的迭代运算时溢出。累加器A和B的差别仅在于累加器A的31～16位可以用作乘法器的一个输入。14在存储前，有时需要对累加器的内容进行移位操作。右移时，AG和BG中的各数据分别移至AH和BH；左移时，AL和BL中的各数据分别移至AH和BH，低位添0。存储器映像寄存器：指用0页数据存储器来当作寄存器用，而不用专门设计制作寄存器，从而可简化设计，并增加数据存储器的使用灵活性。152乘法器/加法器17X17乘法40位加法检零饱和取整16为了使修正系数的量化误差最小，要进行舍入处理。C54X的CPU中是一个17×17位的硬件乘法器，它与一个40位的专用加法器相连。因此，乘法器可以在一个时钟周期内完成一次乘法累加(MAC)运算。173CPU状态和控制寄存器•3个状态寄存器•功能•位置•各bit的作用要点671DO页存储器18ARP15～13TC12C11OVA10OVB9DP8～0（1）状态寄存器0（ST0）（2）状态寄存器1（ST1）BRAF15CPL14XF13HM12INTM11010OVM9SXM8C167FRCT6CMPT5ASM4～0（3）处理器工作方式状态寄存器（PMST）IPTR15～7MP/MC6OVLY5AVIS4DROM3CLKOFF2SMUL1SST019第三节内部总线结构不同总线作用与区别•4组8条•程序总线（PB）•数据总线（CB、DB和EB）•地址总线（PAB、CAB、DAB和EAB）•在片双向总线20程序总线PB传送取自程序存储器的指令代码和立即操作数。数据总线CB、DB和EB这3条数据总线将内部各单元(如CPU、数据地址生成电路、程序地址产生逻辑、在片外围电路以及数据存储器)连接在一起，其中CB和DB传送读自数据存储器的操作数，EB传送写到存储器的数据。*为什么要用2条数据线（CB、DB）读数？21C54x利用两个辅助寄存器算术运算单元(ARAU0和ARAU1)，在每个时钟周期内可以产生两个数据存储器的地址。同时，PB能够将存放在程序空间(如系数表)中的操作数，传送到乘法器和加法器，以便执行乘法/累加操作。此种功能，连同双操作数的特性，可以支持在一个周期内执行3操作数指令。22另外，实际上C54x还有一条在片双向总线，用于寻址在片外围电路。这条总线通过CPU接口中的总线交换器连到DB和EB。利用这个总线读/写，需要2个或2个以上的周期。*什么是在片双向总线？VC5402采用CMOS制造工艺，共有144个引脚。引脚按功能分为电源引脚、时钟引脚、控制引脚、地址引脚、数据引脚、外部中断引脚、通信端口引脚、通用I/O引脚等部分。23第四节C54x芯片的存储器结构哈佛结构冯•诺依结构特点与区别程序/数据存储器CPU24哈佛结构改善的哈佛结构特点与区别程序存储器CPU数据存储器对存储器空间分配的不同考虑25哈佛结构存储空间分配64K字程序存储空间64K字数据存储空间空间构架DARAMSARAMROM64K字的I/O空间并行性及RAM双寻址片内/片外存储器特点26C54x结构上的并行性以及在RAM的双寻址能力，使它能够在任何一个给定的机器周期内同时执行4次存储器操作：1次取值、读2个操作数和写1个操作数。与片外的存储器相比，片内存储器具有不需插入等待状态、成本和功耗低等优点。当然，片外存储器有寻址较大存储空间的能力，这是片内存储器无法比拟的。27存储器空间的划分与交叉•DARAM•SARAM•ROM片内存储器类型空间交叉的条件MP/MC位OVLY位DROM位使能禁止程序数据片内存储器空间28MP/MC=0，则片内ROM安排为程序空间MP/MC=1，则片内ROM不安排为程序空间。OVLY＝1，则片内RAM安排为程序和数据空间OVLY＝0，则片内RAM只安排为数据存储空间DROM＝1，则部分片内ROM安排为数据空间DROM＝0，则片内ROM不安排成数据空间29程序存储器：执行的指令和指令执行中所用的系数表。数据存储器：指令所要用的数据。I/O存储空间与存储器映像外围设备相连接，也可以作为附加的数据存储空间使用。30C54X的外部程序存储器可寻址64K字的存储空间。它们的片内ROM、DARAM、SARAM，都可以通过软件映像到程序空间。如果程序地址生成器(PAGEN)发出的地址处在片内程序存储器地址范围外，处理器就能自动地对外部寻址。31当处理器复位时，复位和中断向量都映像到程序空间的FF80h。复位后，这些向量可以被重新映像到程序空间中任何一个128字页的开头。这就很容易将中断向量表从引导ROM中移出来，然后再根据存储器分配图进行安排。片内ROM中(F800h~FFFFh)这2K字是由TI公司定义的。其余的片内ROM可以把用户的程序代码编写进去。32数据存储器数据存储器类型RAM（SARAM）RAM（DARAM）片内ROM(软件映像)片内/片外数据存储器的识别33存储器映像CPU寄存器(0000h~001Fh)外围电路寄存器(0020h~005Fh)32字暂存器(0060h~007Fh)896字DARAM(0080h~03FFh)其中，外围电路寄存器用于对外围电路的控制和存放数据，对它们寻址，需要2个机器周期。34*在数据存储空间的第0页被安排成CPU和片内外设的存储器映像寄存器。这样可以简化对它们的访问，并为保存和恢复用于内容切换的寄存器，以及在累计器和其它寄存器之间传递信息提供了方便。如在寻址存储器映像CPU寄存器时，不需要插入等待周期。35辅助寄存器(AR0～AR7)：这8个16位的辅助寄存器可以由算术逻辑单元(ALU)访问，也可以由辅助寄存器算术单元(ARAU)进行修改。它们主要的功能是产生16位的数据地址，也可以同来作为通用寄存器和计数器。TMS320C54x除了程序和数据存储器空间外，还有一个I/O存储器空间。I/O是一个64KB的地址空间（0000H~FFFFH），都在片外。可以用两条指令(输入指令PORTR和输出指令PORTW)对I/O空间寻址。36所有TMS320C54xDSP只有两个通用I/O，即BIO和XF。为了访问更多的通用I/O，可以对主机通信并行接口和串行接口进行配置，以用作通用I/O。另外还可以扩展外部I/O，外部I/O必须使用缓冲或锁存电路，配合外部I/O读写控制构成外部I/O的控制电路。37第五节在片外围电路不同子系列器件差别通用I/O引脚XF和BIO定时器时钟发生器主机接口软件可编程等待状态发生器可编程分区开关串行口38C54x在片外围电路有一组控制寄存器和数据寄存器，它们与CPU寄存器一样，也映像到数据存储器0页(20h~5Fh)。外围电路的工作，受这些存储器映像寄存器控制，它们也可以用来传送数据。在寻址存储器映像外围电路寄存器时，需要占用2个机器周期。39通用I/O引脚BIOXFSSBXXFRSBXXF特点发信号收信号XC2，BIOXF可以用来向外部器件发信号BIO用来监控外围设备。在时间要求苛刻的循环中，不允许受干扰，此时可以根据BIO引脚的状态(即外围设备的状态)决定分支转移的去向，以替代中断。如果BIO引脚为低电平（条件满足），则执行后面的1条双字或2条单字指令；否则，执行2条NOP指令。40定时中断的周期计算定时中断周期=CLKOUT×（TDDR+1）×（PRD+1）定时器输出信号定时器如何节电TOUTTINT411）将中断标志寄存器IFR中的TINT位置1，清除尚未处理完的定时器中断。2）将中断屏蔽寄存器IMR中的TINT位置1，开放定时中断。3）将ST1中的INTM位清0，从整体上开放中断。开放定时中断（假定INTM=1）复位时：TIM和PRD(时间常数)都置成最大值FFFFh；定时器的分频系数(TCR的TDDR位)清0，定时器开始工作。42编程举例STM#0000h，SWWSR；不插等待周期；（软件等待状态寄存器置0）STM#0010h，TCR；TSS=1（TCR第5位TSS置1）STM#0100h，PRD；加载定时器周期寄存器（PRD）；定时中断周期=CLKOUT×（TDDR+1）×（PRD+1）STM#0C20h，TCR；定时分频系数TDDR初始化为0；TSS=0，启动定时器工作；TRB=1，当TIM减到0后重新加载PRD；Soft