清华大学研究生入学计算机组成原理试卷5

研究生入学试卷五一．选择题（每小题1分，共10分）1.用n+1位字长（其中1位符号位）表示定点整数时，所能表示的数值范围是___。A.0≤|N|≤2n+1-1B.0≤|N|≤2n-1C.0≤|N|≤2n-1-12.按其数据流的传递过程和控制节拍来看，阵列乘法器可认为是___。A.全串行运算的乘法器B.全并行运算的乘法器C.串—并行运算的乘法器D.并—串行运算的乘法器3.某计算机字长位32位，其存储容量为16MB,若按双字编址，它的寻址范围是___。A.0~16MB.0~8MC.0~8MBD.0~16MB4.堆栈寻址方式中，设A为某通用寄存器，SP为堆栈指示器，Msp为SP指示器的栈顶单元，如果操作的动作是(A)Msp,(SP)-1SP,那么出栈操作的动作应为___。A.(SP)+1SP,(Msp)AB.(Msp)A,(SP)+1SPC.(SP)-1SP,(Msp)AD.(Msp)A,(SP)-1SP5.请在以下叙述中选出两个正确描述的句子___。A.A.同一个CPU周期中，可以并行执行的微操作叫相容性微操作B.B.同一个CPU周期中，不可以并行执行的微操作叫相容性微操作C.C.同一个CPU周期中，可以并行执行的微操作叫相斥性微操作D.D.同一个CPU周期中，不可以并行执行的微操作叫相斥性微操作6.流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU___。A.具备同等水平的吞吐能力。B.不具备同等水平的吞吐能力。C.吞吐能力大于前者的吞吐能力。D.吞吐能力小于前者的吞吐能力。7.同步通信之所以比异步通信具有较高的传输频率，是因为同步通信___。A.不需要应答信号B.总线长度较短C.同一个公共时钟信号进行同步D.各部件存取时间比较接近８.某中断系统中每抽取一个输入数据就要中断CPU一次，中断处理程序接受取样的数据，并将其保存到主存缓冲区内。该中断处理需x秒，另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需y秒，因此该系统可以跟踪到每秒___次中断请求。A.N/(x+y)NB.min[1/x,1/y]C.N/(Nx+y)9.在微型机系统中外围设备通过___与主板的系统总线相连接。A.设备控制器B.计数器C.寄存器D.适配器10.CPU对通道的请求形式是___。A.自陷B.中断C.通道命令D.I/O指令二．填空题（每小题3分，共18分）１.Cache是一种A.___存储器，是为了解决CPU和主存间速度不匹配而采用的一项重要的硬件技术。现发展为B.___体系；C.___分设体系。２.串联堆栈与存储器堆栈的区别是，前者一般不需要A.___，操作时堆栈的顶部保持不动，数据则B.___，而后者采用C.___的方法。３.CPU从A.___取出一条指令并执行这条指令的时间和称为指令周期，由于各种指令的操作功能不同，各种指令的指令周期是B.___，但在流水CPU中要求做到C.___。４.当代流行的标准总线内部结构包含数据传送总线，A.___总线，B.___总线，C.___传送。５.每一种外设都是在自己的A.___控制下进行工作，而A则通过B.___和C.___相连，并受C控制。６.并行I/O接口A.___和串行I/O接口是两个最具权威和发展前景的B.___技术。三．应用题1．（12分）设有浮点数x=2-5×0.0110011,y=23×(-0.1110010),阶码用４位移码表示，尾数（含符号位）用８位补码表示。求［x×y］浮。要求直接用补码完成尾数乘法运算，运算结果尾数仍保留８位（含符号位），并用尾数之后的４位值处理舍入操作。2．（12分）有一个１６K×16K的存储器，由1K×4位的DRAM芯片构成（芯片是64×64结构）。问：(1)共需要多少RAM芯片？(2)存储体的组成框图(3)采用异步刷新方式，如单元刷新间隔不超过２ms，则刷新信号周期是多少(4)如采用集中刷新方式，存储器刷新一遍最少用多少读／写周期？死时间率是多少？3．（12分）某16位机器所使用的指令格式和寻址方式如下所示，该机有两个20位基址寄存器，四个16位变址寄存器，十六个16位通用寄存器，指令汇编格式中的S(源)，D(目标)都是通用寄存器，m是主存的一个单元，三种指令的操作码分别是MOV(OP)=（A）H,STA(OP)=(1B)H,LDA(OP)=(3C)H,MOV是传送指令，STA为写数指令，LDA为读数指令。1510987430OP—目标源MOVS,D1510987430OP基址S变址位移量STAS,M1510987430OP—D20位地址STAS,M要求（1）分析三种指令的指令格式和寻址方式特点（2）处理机完成哪一种操作所花时间最短？那一种最长？第二种指令的执行时间有时会等于第三种指令的执行时间吗？（3）下列情况下每个十六进制指令字分别代表什么操作？其中有编码不正确时，如何改正才能成为合法指令？①(F0F1)H(3CD2)H②(2856)H③(6DC6)H④(1C2)H4．（12分）如图A5.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存储器。已知指令存储器IM最大容量为16384字（字长１８位），数据存储器DM最大容量为65536字（字长１６位）。各寄存器均有“打入”(Rin)和“送出”(Rout)控制命令，但图中尚未标出。(1)指出下列个寄存器的位数。程序计数器PC，指令寄存器IR，累加器AC0和AC1，通用寄存器R0—R7,指令存储器地址寄存器IAR,指令存储器数据寄存器IDR，数据存储器地址寄存器DAR，数据存储器数据寄存器DDR(2)设机器指令格式为1713120OPX加法指令可写为“ADDX(Ri)”,其功能是(AC0)+((Ri)+X)→AC1,其中((Ri)+X)部分通过寻址方式指向数据存储器DM。现取Ri为R1。画出ADD指令的指令周期流程图，写明“数据通路”和相应的微操作控制信号。图A5.15．（12分）试推导磁盘存储器读写一块信息所需总时间的公式。6．（12分）画出PCI总线结构框图，说明HOST总线，PCI总线，LAGACY总线的功能。