计算机体系结构论文

1计算机体系结构论文计算机系统结构也可以成为计算机体系结构，1964年Amdahl等人提出了计算机系统结构这个概念，他们把系统结构定义为程序员所看到的一个计算机系统的属性，级计算机的概念性质结构和功能特性。他的主要任务是研究软件、硬件功能分配和对软、硬件界面的确定。微电子技术和封装技术的进步，使得高性能的VLSI微处理器得以大批量生产，性能价格比不断合理，这为并行多处理机的发展奠定了重要的物质基础。计算机系统性能增长的根本因素有两个：一是微电子技术，另一个是计算机体系结构技术。五十年代以来，人们先后采用了先行控制技术、流水线技术、增加功能部件甚至多机技术、存储寻址和管理能力的扩充、功能分布的强化、各种互联网络的拓扑结构以及支持多道、多任务的软件技术等一系列并行处理技术，提高计算机处理速度，增强系统性能。多处理机体系结构是计算机体系结构发展中的一个重要内容，已成为并行计算机发展中人们最关注的结构1微处理器的发展20世纪80年代中期，RISC精简指令集计算机，用20%指令的组合实现了CISC计算机指令系统不常用的80%指令的功能。在提高性能方面，RISC采用了超级流水线、超级标量、超长指令字并行处理结构；多级指令Cache；编译优化等技术，充分利用RISC的内部资源，发挥其内部操作的并行性，从而提高流水线的执行效率。20世纪80年代后期，RISC处理机的性能指标几乎以每年翻一番的速度发展，它对于提高计算机系统的性能和应用水平起着巨大的作用。目前，由Intel和HP两家公司联合开发的基于IA—64架构的Merced芯片，并由其共同定义的显式并行指令计算技术EPIC(ExplicitlyParallelInstructionComputing)，将为微处理器技术的发展带来突破性进展。EPIC技术主要指编译器在微处理器执行指令之前就对整个程序的代码作出优化安排，编译器分析指令间的依赖关系，将没有依赖关系的指令(最多3个)组成一“组”，由Merced内置的执行单元读入被分成组的指令群并执行。从理论上讲，EPIC可以并行执行3倍于执行单元数的指令。64位体系结构的Merced芯片还采用了指令预测、数据预装等技术，可以显著地减少实际执行程序的长度，同时增强语句执行的并行性，经过代码的重组，程序的执行时间比基于传统体系结构的微处理器几乎减少了一半；更加不同凡响的是，可以消除分支预测错误的三分之二。IA—64微处理器具有128个通用寄存器以及128个浮点寄存器，而目前基于RISC的微处理器通常只有32个寄存器。它还具有更为丰富的与大量寄存器相连的附属功能部件，使得其应用更为广泛，同时内部各功能部件之间的可伸缩性扩展了机器的“宽度”，提高了系统的性能。容量更大的Cache以及更多的读写端口，使得基于IA—64微处理器的速度不再受到存储延迟的限制。EPIC设计的Merced芯片可并行处理十几个运算，而当今最优秀的芯片也只能并行处理4个运算操作。EPIC芯片用并行方式执行任务而不用顺序执行，这将使其速度比现在的CISC和RISC芯片至少快两倍。只有0.18微米微小距离的迹线间宽度也使芯片时钟能够达到900MHZ。使用EPIC设计的Merced是第一个被分为三部分的芯片：一部分运行CISC，另一部分运行RISC，第三部分运行EPIC。把三种体系结合于一块芯片意味着现存的应用程序将仍然可以运行在基于新芯片的服务器上。2多处理机的总线目前，在多处理机系统中有两种主要的连接方式：一种是共享存贮器的的多处理机系统，另一种是消息传递的分布式多处理机系统。由于专用信号处理系统一般要求结构紧凑，在满足实时性要求的前提下，对系统资源的利用率要求放在比较次要的位置上，故其操作系统简单实用，不具备消息传递的多处理机系统中的复杂的消息寻径能力；另外，由于信号处理场合的大计算量要求，系统内处理机比较多，单纯的共享总线结构效率不高。因此，共享总线结构和分布式结构相结合是一种发展趋势。大多数多处理机系统的互连结构可归结为共享总线系统结构，共享总线系统结构为传统多处理系统的互连形式，由于没有通信口，处理机之间交换数据必须通过共享存贮器，其处理效率随着处理机数目增加2而下降。3存储技术的发展与古典的冯·诺依曼计算机以运算器为中心不同，现代计算机系统以存储器为中心。存储技术的发展在很大程度上影响着多处理机系统结构的发展。Cache、主存、磁盘这三个存储器可以分别构成“Cache—主存”和“主存—磁盘”两个存储系统，也可以构成一个“Cache—主存—磁盘”存储系统。“Cache—主存”和“主存—磁盘”组成的两个存储系统组织方式是指：当CPU要访问存储器时，给出一个虚拟地址，由存储管理部件MMU(MemoryManagementUnit)中的地址部件把CPU发出的虚拟地址变换成主存物理地址，然后用主存物理地址访问Cache。如果要访问的数据和指令在Cache中被找到，则Cache命中，否则发出Cache块失效，用这个物理地址访问主存储器，取出一块数据和指令装入Cache，也把CPU所需要的数据和指令送往CPU。“ache—主存—磁盘”组成的存储系统组织方式是指：当CPU要访问存储器时，把虚拟地址直接送往存储管理部件Cache。Cache能直接接受虚拟地址的访问，把CPU所需的数据和指令找出来。如果Cache发生块失效，则用经过MMU变换得到的主存物理地址访问主存储器，把读出的一块数据和指令装入Cache，同时也把CPU所需的数据和指令送入CPU。全Cache存储系统是一种新型系统，就是不用主存，只用Cache和辅存两种存储器构成“Cache—辅存”存储系统。这种系统的等效访问周期与Cache很接近，等效存储容量就是虚拟地址空间的容量。由于微处理器新体系结构的发展，将会出现在一片芯片上集成多个处理器的微处理器，因此，多处理机系统的节点本身将成为一个紧耦合多处理系统，然后再通过某种互联网络实现松耦合的MPP系统或群机系统。网络技术的进步使得松散耦合系统的通信瓶颈逐步得到缓解，开关技术的发展则大幅度的降低了传输延迟。互连技术，新的器件和算法，特别是光互连技术在并行系统中的应用，将使并行系统中的通信开销非常小，以至在设计并行程序时不必考虑节点空间的距离和系统的拓扑结构。随着人们进一步开发新的微处理器芯片，探索更加灵活、能适应更多应用的互联网络，发展新的存储方式，使I/O性能与整个计算机能力保持平衡，MPP、群机及SMP等多处理机体系结构的界限也会越来越模糊。并行计算机体系结构将朝着3T目标迅速发展。