DDR2-内存培训

DDR2内存培训1.DDR2SDRAM介绍2.DDR2SDRAM的工作方式3.DDR2SDRAM的性能4.DDR2SDRAM的电气特性5.DDR2SDRAM的功率计算6.DDR2SDRAMDIMM条介绍7.DDR2SDRAMDIMM的SPD8.DDR2SDRAM的下一代产品DDR2SDRAM介绍－简述DDR2(DoubleDataRate2)SDRAM是由JEDEC组织进行开发的新一代内存技术标准。JEDEC定义的DDR2SDRAM均采用FBGA封装形式，而不同于DDR1SDRAM广泛应用的TSOP/TSOP-II封装形式。这样使得FBGA封装可以提供了更为良好的电气性能与散热性，为DDR2SDRAM内存的稳定工作与提高频率提供了坚实的基础。所以DDR2SDRAM可以采用更低的SSTL_18电平，使得DDR2SDRAM可以获得更快的频率提升，突破标准DDR1SDRAM的200MHZ时钟频率限制。通过时钟频率的提高，使得DDR2SDRAM的有效带宽好的很大的提高。DDR2SDRAM介绍－DDR2和DDR1对比DDR2SDRAM介绍－DDR2和DDR1只要区别点1、电平调整为SSTL-18电平，可使传输频率更高。2、一个颗粒里面可以放2个DIE，相当于将两个颗粒放到一个颗粒里面，多出3个信号CKE1/CS1/ODT1。3、增加了一个ODT管脚（OnDieTermination片内信号终止器，可以使信号反射和信噪比达到更好的平衡，提高信号的稳定性），该管脚颗粒使能DQ，DQS，RDQS，DM信号在颗粒内部终结，不需要象DDR1那样在外部进行电阻匹配，减少了布线的难度。4、4BIT的预存取长度（DDR1为2BIT）是DDR1的2倍。5、L-BANK的数量由4个增加到8个。6、地址线增加了两根A14和A15，使内存容量变得更大。7、增加了一对RDQS信号，该信号和DM管脚复用，EMRS（1）寄存器的A11=1使能RDQS功能。8、DQS可以选择使用差分信号还是单端信号，EMRS（1）寄存器的A10=0，选择使用差分信号，EMRS（1）寄存器的A10=1，选择使用单端信号。如果使用单端方式，/DQS信号必须使用20～10K的电阻下拉到VSS。9、内部DLL电路单独使用一个1.8V的电源和地。10、POSTEDCAS以及ADDITIVELATENCY（AL）可以避免读写数据发生碰撞，和数据读取中的BUBBLE（冒泡，这里指不连续的数据读取）。11、没有了BurstTerminate命令。DDR2SDRAM介绍－颗粒结构Micron公司128M×8bitDDR2SDRAM颗粒的内部框图DDR2SDRAM介绍－BANK结构DDR2SDRAM介绍－存储单元结构DDR2SDRAM介绍－颗粒容量容量构成BANK地址行地址列地址256Mb64Mb×44A0-A12A0-A9,A1132Mb×84A0-A12A0-A916Mb×164A0-A12A0-A8512Mb128Mb×44A0-A13A0-A9,A1164Mb×84A0-A13A0-A932Mb×164A0-A12A0-A91Gb256Mb×48A0-A13A0-A9,A11128Mb×88A0-A13A0-A964Mb×168A0-A12A0-A92Gb512Mb×48A0-A14A0-A9,A11256Mb×88A0-A14A0-A9128Mb×168A0-A13A0-A94Gb1Gb×48A0-A15A0-A9,A11512Mb×88A0-A15A0-A9256Mb×168A0-A14A0-A9DDR规范定义了颗粒有下面5种容量：256Mb、512Mb、1Gb、2Gb、4Gb。DDR2SDRAM介绍－单Die颗粒封装对于单Die颗粒的封装，JEDEC定义了4种主要的DDR2SDRAM封装：DL-z(92Ball)、DK-z(84Ball)、DM-z(68Ball)、DJ-z(60Ball)。其中92Ball和68Ball的封装形式都是带支撑引脚的，而84Ball和60Ball的封装形式都是不带支撑脚的。其中92Ball和84Ball的封装形式可以用作×16bit、×8bit、×4bit的DDR2SDRAM颗粒封装。而68Ball和60Ball的封装形式只可以用作×8bit、×4bit的DDR2SDRAM颗粒封装。DDR2SDRAM介绍－单Die颗粒封装JEDEC为标准的内存模块上定义了一种通用的PCB封装CLP（CommonLandingPattern），目的是兼容不同的器件供应商、不同密度、不同存储结构的芯片，如下图所示DDR2SDRAM介绍－单Die颗粒封装CLP封装具有96个Pad，比DDR2SDRAM颗粒封装中最大的92Ball器件多出4个Pad。其引脚排列如下图所示，其中行D到行V对应信号引脚的Pad，行A、AA、AB对应支撑引脚的Pad。对于×16bit的器件，行D、E、F、G的Pad提供给高8位数据；对于×4bit、×8bit的器件，行E、F、G的Pad均为NC（NoConnect），行D提供额外的电源和地。DDR2SDRAM介绍－双Die颗粒封装大容量需求的复杂DIMM模组设计可以通过堆叠（Stacked）的方式实现。即一个封装内有两个晶片，因此需要两套控制信号，分别对应内部的两个晶片。堆叠的封装并没有在单Die芯片制作上增加技术难度。通过堆叠既节约了芯片制造的成本，又增加了单位面积上的存储密度。这对于提高系统内存容量非常有利，同时也减少了封装上的寄生参数。但是作为DDR2SDRAM控制器接口上的负载来说，比单Die的芯片大一些。DDR2SDRAM介绍－双Die颗粒封装对于堆叠（双Die）芯片的封装，在JEDEC组织还有AA(63Ball)和AD(71Ball)两种，如下图1.DDR2SDRAM介绍2.DDR2SDRAM的工作方式3.DDR2SDRAM的性能4.DDR2SDRAM的电气特性5.DDR2SDRAM的功率计算6.DDR2SDRAMDIMM条介绍7.DDR2SDRAMDIMM的SPD8.DDR2SDRAM的下一代产品DDR2SDRAM的工作方式－命令功能CKE/CS/RAS/CAS/WEBA0-BAxAxx-A11A10A9-A0说明前一周期后一周期(Extended)ModeRegisterSetHHLLLLBAOPCode1,2AutoRefreshHHLLLHXXXX1SelfRefreshEntryHLLLLHXXXX1SelfRefreshExitLHHXXXXXXX1,7LHHHSingleBankPrechargeHHLLHLBAXLX1,2PrechargeallBanksHHLLHLXXHX1BankActivateHHLLHHBARowAddress1,2WriteHHLHLLBAColumnLColumn1,2,3WritewithAutoPrechargeHHLHLLBAColumnHColumn1,2,3ReadHHLHLHBAColumnLColumn1,2,3ReadwithAuto-PrechargeHHLHLHBAColumnHColumn1,2,3NoOperationHXLHHHXXXX1DeviceDeselectHXHXXXXXXX1PowerDownEntryHLHXXXXXXX1,4LHHHPowerDownExitLHHXXXXXXX1,4LHHHDDR2SDRAM的工作方式－命令说明1、所有的DDR2SDRAM命令都是由时钟上升沿/CS、/RAS、/CAS、/WE和CKE的状态定义。2、BA0－BAx用于选择Bank地址；在(E)MRS命令时，用于选择一个(Extended)ModeRegister。BA[2：0]=000，选择模式寄存器（MR），BA[2：0]=001，选择扩展模式寄存器1（EMR1），BA[2：0]=010，选择扩展模式寄存器2（EMR2），BA[2：0]=011，选择扩展模式寄存器3（EMR3），A0～A13作为写入模式寄存器的值。3、BL＝4时，Burst读或写不能够被中止或中断。4、PowerDown模式不执行任何refresh操作。5、ODT对表中描述的状态没有影响；在SelfRefresh期间，没有ODT功能。6、“X”意味着可以为“H”或“L”。7、SelfRefreshExit是异步的。8、在SelfRefresh操作期间，必须有VREF。DDR2SDRAM的工作方式－命令状态图DDR2SDRAM的工作方式－初始化说明1、颗粒上电，最好保持VDDVDDLVDDQVTTVREF的顺序，不是这个顺序也可以，没有严格上电顺序要求，但是上电期间CKE和ODT必须为低电平。2、时钟给出并保持稳定，延迟200us。3、使CKE变为高电平，发出NOP或者Deselect命令。4、等待最少400ns，发出PrechargeAll命令（A10=1），在400ns的等待时间内，要发出NOP或者Deselect命令。5、发出EMRS（2）命令（BA0=0，BA1=1，BA2=0），初始化扩展模式寄存器（2）。6、发出EMRS（3）命令（BA0=1，BA1=1，BA2=0），初始化扩展模式寄存器（3）。7、发出EMRS命令（BA0=1，BA1=0，BA2=0），初始化扩展模式寄存器，使能DLL（A0=0）。8、发出MRS命令（BA0=0，BA1=0，BA2=0），初始化模式寄存器，复位DLL（A8=1）。9、发出PrechargeAll命令（A10=1）。10、发出2次或更多次AutoRefresh命令，用于复位内部地址刷新计数器。11、发出MRS命令（BA0=0，BA1=0），初始化模式寄存器，取消复位DLL（A8=0）。12、在第8步之后200个时钟周期后，执行OCD校准。13、进入正常工作状态。DDR2SDRAM的工作方式－初始化流程图上电完成200us延迟发出Deselect或者NOP命令，CKE拉高PrechargeALL发出EMRS命令，使能DLL发出MRS命令,复位DLLPrechargeALL2次以上AUTOREFRESH发出MRS命令,取消复位DLL进入正常工作状态200个时钟周期400ns延迟,在这期间要发NOP或者Deselect命令发出EMRS（2）命令发出EMRS（3）命令执行OCD校准DDR2SDRAM的工作方式－初始化时序图DDR2SDRAM的工作方式－BankActiveBankActive命令周期示例：tRCD=3，AL=2，tRP=3，tRRD=2，tCCD=2所谓Active，就是行地址线选择行选通三极管导通，电容的放电电流增加，这时电容处于激活（Active）状态。一次读数据的微观操作过程为：行地址线选择打开行选通三极管，则电容电压通过S-AMP的参考电压比较判断得到电容的逻辑值0或1；然后列地址线选择打开列选通三极管后，逻辑值被驱动到数据I/O线上。写数据过程与此类似，只是将I/O线上的逻辑值通过S-AMP对电容充电或者放电。所以在任何读写操作之前，都必须先执行BankActive命令。在DDR2SDRAM内部，从行选择（BankActive）到列选择（读或写）的执行间隔需要满足tRCD(min)，这个时间在器件资料上是一个时间量，通常为十几纳秒。一个BankActive命令之后，到下一个对该Bank的Active命令之前，最小时间间隔为tRC(min)。两个不同Bank的Active命令最小间隔为tRRD(min)。读写命令最相近的时间（CAS#到CAS#选择时间）为tCCD(min)。8Bank芯片的PrechargeAll命令的tRP等于单个BankPrecharge的tRP时间，再加上一个时钟周期。DDR2SDRAM的工作方式－Read&Write对同一Bank的连续读、写操作示例：AL＝0，CL＝3，BL＝4对同一Bank的连续读、写操作示例：AL＝2，CL＝3，BL＝4DDR2SDRAM的工作方式－Precharge&Aut