PLL之相位噪声

第一章PLL之相位噪声第一章PLL之相位噪声1.1相位噪声的概念相位噪声：是短期稳定度的频域表示，它可以看成是各种类型的随机噪声信号对相位的调制作用。从频域表现来看，频谱不再是一根离散的谱线，而带有一定的带宽。通常用距离中心频率某频率处单位带宽内噪声能量与中心频率能量的比值来表示，以－dBc/Hz@kHz(或MHz)为单位。单边带相位噪声专门定义了一个符号L(fm),美国国家标准局将其定义为偏离载波功率fmHz处，在1Hz带宽内一个相位调制边带的功率PSSB与总的载波功率PS之比，即：z()SSBmPLf==功率密度（一个相位调制边带，1H）SP总的载波功率L(fm)通常用相对于载波1Hz带宽的对数表示，单位为dBc/Hz。L(fm)是相位噪声最常用的表示形式，之所以这样使用是因为它与频谱分析仪上观察到的RF功率有简单的关系。由短期频率稳定度的频域表示相位噪声，也可以得到时域指标，但方法较为繁琐，复杂，这里就不在赘述。1.2表征相位噪声的物理量1即时相位抖动Φ(t)Φ(t)=2πυ0t+cos(ωst+θs)+φ(t)其中，υ0是源的标称频率，常数cos(ωst+θs)是Φ(t)的周期性扰动，称为杂散φ(t)则是相位的随机扰动，称为相位噪声2即时频率抖动υ(t)，它是即时相位抖动的时间变化率φ(t)和υ(t)是相位抖动和频率抖动的绝对量。在标称频率不同时，将不同频率源的相位或频率抖动的绝对量相比较，是没有意义的。所以，下面要介绍的归一化值，使用起来更为方便，从而得到广泛应用。3即时相对相位抖动x(t)第一章PLL之相位噪声x(t)=φ(t)/2πυ0上式的量纲为秒，有些文献称为相位时间（phase-time）。两个钟之间的时间差，就可以用x(t)来表示。4即时相对频率抖动y(t)dtdx(t)dt(t)d2π1y(t)0==ϕνy(t)是υ(t)的归一化值，没有量纲。在频率稳定度（相位噪声）的研究中，y(t)是使用得最为广泛的量。以下的有关讨论，无论是在频域还是时域，往往针对y(t)提出频率稳定度的表征，至今还没有被一致接受的定义。IEEE时间与频率委员会推荐的谱密度Sy(f)以及Allan方差σy2(τ)，在实践中得到广泛的应用。谱密度和Allan方差，所定义的实际上是频率源频率的不稳定度，但习惯上还是称为稳定度。实验表明，频率源的相位噪声，可以用以下的数学模型来描述：⎪⎩⎪⎨⎧=∑−=ff0ff0fh(f)Sh22αhααy上述各项，都正比于付氏频率的某次幂，因此称该模型所表征的噪声为幂律谱噪声幂律谱噪声α=-2频率随机游动噪声FrequencyRandomwalkα=-1频率闪烁噪声FrequencyFlickerα=0频率白噪声（或相位随机游动噪声）FrequencyWhite（orPhaseRandomwalk)α=1相位闪烁噪声PhaseFlickerα=2相位白噪声PhaseWhite第一章PLL之相位噪声1.3推荐论文祖师爷张有正教授领导的课题组在整个80年代的相位噪声领域里处于世界领先地位。经典论文有宁德成，张有正：“利用随机信号处理理论研究频稳问题”，电子学报，1982，7，p.1-11（本论文获电子工业部1984年度优秀科技成果二等奖）彭启琮，张有正，“频率稳定度描述：Allan方差估值的置信度问题”，电子学报，1983，5，p.1-10（本论文获电子工业部1985年度优秀科技成果二等奖）唐素，彭毅，张有正，“广义阿仑方差及修正阿仑方差”，电子学报，1987，1，p.91-97黄炜，刘亚康，张有正，“频率源功率谱估计偏差分析”，电子学报，1987，3，p.71-77张有正，周正中，“分频器新增相位杂散合新增相位噪声的分析”，成都电讯工程学院学报，1982，2，p1-10以上内容来自彭启琮教授的学术报告。1.4锁相环系统的相位噪声分析噪声和干扰具有随机性，具体分析计算极其困难。虽然我们可借助像AGINENT的ADS等仿真软件和MATHCAD等大型计算软件进行分析，但我们都必须借助PLL的线性相位模型开始研究（图1－1）。其中F(s)为环路滤波器的传递函数；和分别为鉴相器的鉴相灵敏度和压控振荡器的压控灵敏度。ΦKVCOK图1－1线性锁相环的一般相位模型由上图的PLL的相位噪声模型可得其前向增益和反向增益分别为：()()VCOKKFsGssφ=（1－1）NH1=（1－2）第一章PLL之相位噪声其中R为R分频器分频比,为环路滤波器传递函数。利用现代控制理论，可得出锁相环环路各部件的噪声源对环路总噪声的贡献的传递函数。下面以参考晶体为例，来推导表1－1给出的各类噪声源的传递函数。设()Fs)(sioθ为)(sniθ在PLL输出端产生的相位噪声，令其它噪声源的输入为零，由图1－1可得：)()()()(ssKsFKNsRsoiVCOoiniθθθφ=⎟⎠⎞⎜⎝⎛−（1－3）上式联合（1－1）和（1－2）式，经整理可得晶体噪声源对应的传递函数：()1()()()1()oinisGsTssRGsHθθ==+（1－4）表中其它结果的推导类似，这里就不再推导。表1－1各类噪声源及其对应的传递函数噪声源部件传输函数晶体振荡器1()1()GsRGsH+R分频器()1()GsGsH+N分频器()1()GsGsH+鉴相器1()1()GsKGsφ+HVCO11()GsH+从上表我们可以看出，鉴相器、N分频器、R分频器和参考晶体的噪声传递函数都有一个共同的因子()1()GsGsH+。以上的噪声源统称为带内噪声。为了分析问题的方便，先对环路带宽cω和相第一章PLL之相位噪声位裕量φ定义如下：()cGjHω1=（1－5）0180()cGjHωφ−∠=（1－6）利用这个定义和式(1-1)、（1－2），且G(s)在s域单调下降：⎩⎨⎧≈+ccs()(1)(ωωω当）当GNHsGsG（1－7）另外，VCO的噪声传递函数与上不同，为)()(11sHsG+，它可近似为：⎪⎩⎪⎨⎧≈+ccsGNsHsGωωωω当当1)()()(11（1－8）由上可见，锁相环的带内（cωω）噪声主要取决于晶体振荡器、鉴相器、N分频器和R分频器的噪声大小，而其带外（cωω）噪声则主要取决于VCO的噪声指标。也即是PLL对参考晶体、鉴相器等带内噪声源呈现低通特性，而对VCO噪声呈现高通特性。在实际应用中，VCO的噪声指标还是会影响锁相环的带内噪声，特别在VCO的噪声指标较差或在窄带环（环路带宽小于理论上理想的环路带宽）应用中影响会更大,这将在我后面的窄带环设计中看到这一点。()1()GsGsH+cwwcww11()GsH+11()GsH1cww图1－4PLL典型的相噪频谱图图1－3VCO噪声和传递函数积图图1－2除VCO外的噪声源的积图第一章PLL之相位噪声由以上分析可知，环路对带内噪声源呈低通过滤，故希望将环路带宽cf越低越好；但环路对VCO呈高通过滤，又希望环路越宽越好。为了兼顾这一对矛盾，能够cf使两种相位噪声都得到合理的抑制，可以选择环路带宽在两噪声源cf谱密度线的交叉点附近总是比较接近于最佳状态的。但是考虑晶振噪声要恶化,20log(/)NR所以实际带宽要略小一些，见图1－5。()2()nooSFdBfθ()2niiSFfθ()2nvoSFfθnf()FHz图1－5环路带宽的最佳选择cf由前面的方程我们可知，在环路带宽内VCO的噪声贡献很小，而带内噪声源电压源应乘以N，那么噪声功率应与N2成正比，因此通常会错误的认为相位噪声随变化。这个理论本身没有错，但是它忽略了鉴相器噪声的影响。20log()N鉴相器也是PLL的一个重要的噪声源。以一个数字三态鉴频鉴相器为例，在比较频率较高时输出的相位噪声就更大。由此可看出鉴相器的相位噪声影响与比较频率有关，且按10log（N）变化。为了更好的说明鉴相器噪声对整个PLL的噪声影响，下面先对相位噪声基底做一定义：相位噪声基底＝相位噪声（用分析带宽表示）－20log（N）(1－9)需特别强调的是上式（1－9）定义的相位噪声基底是在一定比较频率下定义的。而相位噪声基底与比较频率与N成反比，且相位噪声基底是由鉴相器引起的噪声按10log（N）恶化的。假设N增加10倍，由式（1－9）和上面的结论可得，相位噪声基底将恶化：20log（N）－10log（N）=10log（N）（1－10）由上可看出，如果N增加10倍，那么相噪就会恶化10dB。尽管晶体参考和VCO对带内相噪有影响，但是带内相噪主要还是由鉴相器的噪声决定的。为了粗略预测相噪，采用下面的公式：相位噪声＝（1Hz规一化的噪声基底）＋10log（比较频率）＋20log(N)（1－11）目前，很多生产频率合成器芯片的公司都给出了芯片的1HZ规一化相噪基底，或者利用式（1－11）、资料数据和图表进行反推可得到1HZ规一化相噪基底。除了以上因数的影响相噪以外，还有一些其它因数也会影响相噪指标，在下面也要作一简单说明：第一章PLL之相位噪声1．VCO对带内的噪声贡献。在前面为了便于估算相噪，VCO在带内的噪声影响是忽略不计的。但从图3－11看出，实际上VCO对带内是有噪声是有影响的。VCO在环内的噪声传递函数是递增的，而VCO本身的相噪函数曲线是递减的，当这两个函数相乘时，结果相当平坦，这样，VCO噪声就会叠加到带内噪声上去。当环路带宽很窄或者VCO噪声很大时，VCO在环路带宽内对相位噪声的影响会更大。2．电荷泵电流对相噪指标的影响。目前，很多频综芯片都能以可编程方式设置电荷泵电流，这就为通过调整电荷泵电流来改善相噪指标提供了可能。从传递函数看出，电荷泵的噪声是被电荷泵电流增益相除。然而，通常当电荷泵电流增加时，电荷泵噪声也会增加。但在某些情况下，当电荷泵用不同的电流时相噪没有区别；但在另外情况下，电荷泵用更高电流时相噪会好一些。如美国国家版导体公司的LMX23x系列，当电荷泵电流从4mA降至1mA时，相噪指标恶化4dB,而当电荷泵电流低于1mA时，电荷泵电流对相噪指标的影响很小。电荷泵增益对相噪的影响与具体的PLL芯片有关。3．双锁相环芯片的应用。在双锁相环芯片里，当用了芯片的一个环路时，另外一个环路虽接了VCO但处于节电模式以获得较好相噪指标。这种情况可比两个环路同时都在使用有2－3dB的相噪改善。如果两个环路同时使用，且当两个PLL的输出频率越接近时，相噪恶化就会越严重。4．相噪指标的晶振参考的考虑。虽然前面假设电荷泵的噪声主宰了频率合成器的相噪，但是如果晶振参考的噪声很差，那么情况可能会有所不同。看晶振噪声是否在相噪水平占主导位置的一种方法是，将晶振频率两次倍频的同时，再将R值变为原来的两倍，如果相噪发生变化，这就表明晶振噪声占主导地位。5.热噪声对相噪的影响也存在，所有电阻都产生热噪声。一般而言，来自电阻的热噪声在带内分布非常小。然而在偏离载波更远的频偏处或者接近环路带宽处（此时环路滤波器中的较大），其分布就明显。3R以上内容来自师兄黄旭和岳金山的硕士论文1.5举例说明项目的指标与功能要求(1)频率范围：4600～4800MHz（每频点全温范围频率误差±8kHz）；(2)跳频步长：1.25MHz；(3)相位噪声：L(10kHz)≤-105dBc/Hz；第一章PLL之相位噪声4.6—4.8Ghz图1-6系统框图关键指标论证及器件选择（1）每频点全温范围频率误差源的长稳来决定，由指标℃8kHz输出信号的长稳主要是由参考8Khz/4800Mhz=1.66*10-6可以计算出输出信号长稳（同时亦为参考源长稳）应在全温范围内(-40℃～+55℃)小于1.66ppm。这里选择VECTRON公司的恒温晶振C2410,其长期稳定度在-40℃～+70小于1.66ppm，它的归一化单边带相位噪声如下表一.表一(2)步长1.25Mhz将ADF4106的参考分频器置为R=80，即将其鉴相频率设为fpfd=1.25Mhz,在通过设置参数变可实现步长1.25Mhz.(3)相位噪选用整数分频器ADF4106,，声PhaseNoise：L(10kHz