TTL逻辑门电路

§2.2TTL逻辑门电路在第一章中讨论过由二极管构成的与门和或门。由于实际的二极管并不是理想的，正向导通时存在压降（硅管均为0.7V），所以低电平信号经过一级与门后，其电平将升高0.7V；高电平信号每经过一级或门其电平将下降0.7V。也就是说由二极管构成的与门和或门均不能用以构成实用的逻辑电路。为克服二极管门电路的上述缺点，可采用具有反相放大特性的三极管来构成门电路，即TTL门电路。在讨论TTL门电路之前，先简要回顾三极管反相器的基本特性。一、三极管反相器1.三极管的开关特性图2-10为基本的三极管电路及其输出特性。该输出特性可划分成三个区——截止区、饱和区和放大区。图2-10三极管反相器①截止区发射结与集电结均反偏，，，，。此时三极管的三个电极如同断开一样，其等效电路如图2-11（a）所示。②饱和区发射结与集电结均正偏，此时C、E间的电压称为极电极饱和压降。硅管的约为0.1V~0.3V。几乎不随的变化而变化。饱和条件可用≥来描述。而表示管子的包和深度。三极管饱和时的等效电路如图2-11（b）所示。图2-11三极管的开关特性③放大区发射结正偏，集电结反偏，随线性变化。放大区与饱和区的交界处称为临界饱和。这时，和分别被称为临界饱和集电极电流和基极电流。在数字电路中，许多三极管都处于开关状态，即工作在截止区或饱和区或在两区之间转换。提高这种转换速度就可提高电路的开关工作速度。2.三极管反相器的工作原理图2-10也是一种典型的反相器电路，其工作原理如下：①输入为低电平此时输入电平足够小;使得V,，，晶体管处于截止状态，如曲线上D点所示，，电路输出高电平。②输入为高电平此时输入电平足够大；使≥，晶体管处于饱和状态，如曲线上A点所示，，电路输出低电平。3.三极管的开关时间由晶体管电路有关知识可知，当输入信号由高电平变为低电平或由低电平变为高电平时，晶体管不可能立即实现截止与饱和之间的转换。因此，的变化总滞后于的变化，从而的变化也必然滞后于，也就滞后于，下图所示波形即反映了这种情况。图中，图2-12三极管反相器的波形从正向跳变开始到上升至其最大值90%时所需的时间（即晶体管由截止状态到饱和状态的过渡时间）称为接通时间。从负向跳变开始到下降至其最大值10%时所需的时间（即晶体管由饱和状态到截止状态的过渡时间）称为关闭时间。与的大小关系到三极管电路的工作速度。4.三极管反相器的负载能力由于数字电路中的信号电平只有高、低两种状态，故分两种情况来讨论。当为高电平时，为低电平，负载电流流入三极管，称为灌电流负载；当为低电平时，为高电平，负载电流经流出，称为拉电流负载。①灌电流负载此时电流方向如图2-10中所示，晶体管集电极电流。由于管子处于饱和状态，故。随增加而增大时，由于保持不变，所以管子工作点由A点向点移动，也相应地增大。当工作点到达点时，若此时再增加，管子将由临界饱和状态进入放大状态，将迅速上升而偏离低电平，从而破坏了电路的正常工作。因此，管子处于临界饱和点时的即为反相器所允许的最大负载灌电流，且有由以上分析可知，要提高反相器灌电流的负载能力，关键在于加大管子的饱和深度，并增大。②拉电流负载此时电流方向如图2-10中所示，由于此时管子处于截止状态，所以，即，增加就要下降。设高平下限为，则最大负载拉电流为显然，要增大必须减小，这与增加灌电流负载能力正好是矛盾的。为提高反相器的负载能力，已提出了许多电路结构，图2-13所示的推拉式的结构即为其中的一种。该电路由晶体管、、及电阻、组成。其倒相作用，和构图2-13推拉式反相器电路成复合管，作为的有源负载。和的基极电压的极性正好相反，当为高电平时，为低电平，因此截止，饱和，从而最大负载灌电流为，显然，这要比图2-10所示反相器的灌电流大。当为低电平、为高电平时，截止，饱和，工作在放大状态，由于它是射极输出，输出阻抗很低，因此其拉电流负载能力也将提高。二、典型TTL与非门的工作原理1.TTL与非门图2-14为TTL与非门的典型电路，该电路可分为输入级、中间级和输入级三个部分。图2-14典型TTL与非门由于输入级和输出级均由晶体管组成，故称为晶体管——晶体管逻辑电路，简称TTL电路。又因为在晶体管中参与导电的有两种极性的载流子，故这种电路属于双极性电路。图2－15多射极晶体管的结构及等效电路①输入级TTL与非门的输入级由多射极晶体管和基级电阻组成。多射极晶体管的结构如图及其粗略的等效电路如图2-15。由图可见，它实现了输入变量、、的与运算，所以输入级相当于一个与门。②中间级中间极由、和组成，它是一个电压分相器，在的发射极与集电极上分别得到两个相反的电压，以满足输出级的需要。③输出级输出极采用推拉式结构反相器，因其具有较强的负载能力。2.工作原理当输入端全为高电平时，的各个BE结都不导通，而BE结相当于一个正向导通的二极管，给提供基极电流，使导通，进而导通，和截止，输出低电平。~各极电位如下表所示。当输入端有一个为低电平（0.3V）时，中相应的BE结导通，的基极电位为V+0.7V=1V，它不能使的BC结和的BE结正向导通，因此和截止,和导通，输出高电平。~各极电位如下表所示。根据表1和表2可列出该电路输入、输出电平关系，如表3（a）所示，其相应的真值表如3（b）所示，该电路在逻辑上实现了三变量与非运算，，因此它是一个三输入与非门。三、TTL与非门的外特性及主要电器参数了解门电路的外特性，进而理解电路的主要电气参数是正确使用数字集成电路的基础。现仍以TTL与非门为例来讨论门电路的各种外特性以及有关的电气参数。1.电压传输特性电压传输特性描述了输出电压与输入电压的函数关系，即。对于图2-14所示的典型与非门，其电压传输性及测试方法如图2-16所示，其中是加在多射极晶体管某个发射极的输入电压，是输入电压。图2-16TTL与非门的电压传输特性电压传输特性分为以下几部分：①段（截止区）当＜0.6V时，，、截止,输出高电平。②段（线性区）当0.6V≤＜1.3V时，，此时导通，随升高而下降，经过、两级射随器使下降。仍截止。③段（转折区）当≥1.3V时，随着输入电压略微升高，输出电压急剧下降。这是由于此时开始导通，尚未饱和，、、和均处于放大状态，故稍有提高，均可使很快下降。所以的斜率比段要大的多。通常把电压传输特性曲线上转折区中点所对应的输入电压称为门槛电压（或阈值电压），以表示。对于典型的TTL与非门，=1.3~1.4V，可以粗略地认为，当＜时，与非门将截止，输出高电平。④de段（转折区）当≥1.4V时，2.1V，此时和饱和，截止，输出低电平，=3V，且输出电平基本不随的增大而变化。由电压传输特性可得与非门的几个重要参数：输出的高电平，输出低电平、关门电平、开门电平、下限抗干扰电压容限、上限抗干电压扰容限等。①和电压传输特性曲线截止区所对应的输出电压为，饱和区所对应的输出电压为。②和和是两个很重要的参数。首先引入额定高电平和额定低电平的概念。由于各器件的和总存在差异（离散性），通常要规定一个额定值。TTL与非门的额定高电平为3V，额定低电平为0.35V。任何一个实际的与非门只要≥3V，≤0.35V，它的这两个参数就是合格的。开门电平是指输出电平达到额定低电平（0.35V）时，所允许的输入高电平的最小值。通常认为，只有当≥时，输出才是低电平；＜时，输出将不是低电平。在特性曲线上，是输出电压为0.35V时所对应的输入电压。的典型值为1.4V，一般要求小于1.8V。关门电平是在保证输出电压为额定高电平的90%（即2.7V）时，所允许的输入低电平的最大值。通常认为，只有，输出才是高电平，否则将不是高电平。的典型值为1.0V，一般要求大于0.8V。③抗干扰能力和一般用噪声容限的数值来表明电路的抗干扰能力。在输入为低电平时，输出应为高电平，如果这时输入端引入了一个正向干扰，当它叠加到输入低电平上，使总和超过时，就不能保证输出为高电平。输入为低电平时，在保证输出仍为高电平的条件下，所允许的最大正向干扰幅度即为该电路的底电平噪声容限（下限抗干扰电压容限）以表示。显然有其中为输入低电平的上限。同理，当输入为高电平的下限值时，在保证输出为低电平的前提下，输入端所允许的最大负向干扰幅度即为该电路的高电平噪声容限（上限抗干扰电压容限），以表示，从而。2.输入特性TTL与非门的输入特性是指输入电流与输入电压间的函数关系。假定电流由信号源流入的发射极时方向为正，反之为负。典型TTL与非门的输入特性及测试方法分别如下图所示。图2-17TTL与非门的输入特性由输入特性可得参数：①输入短路电流当时，，对应特性曲线上的Ｍ点，该电流称为输入短路电流，记作。若该门的输入端由前级TTL驱动，这个电流将是前级门的灌电流负载之一，它将流入前级门的管。②反向漏电流当时，流入管，且，该电流称为反向漏电流，记作。它是输入端为高电平时从该输入端流入的电流，由前级门的输出级供给。必须注意的是，当Ｖ时，管的CE结将会被击穿，使猛增。另外，当≤-1V时，的BE结也可能被烧坏。这两种情况下，都会使与非门损坏。因此在使用时，尤其在混合使用电源电压不同的集成电路时，应采取相应措施，将输入电平钳制在安全工作区域内。3.输入负载特性称为输入负载特性，其中是外接于与非门输入端（即发射极）的电阻，是由基极电流流过时产生的压降，它不是外加电压。TTL与非门输入负载特性及测试方法如图2-18所示。图2-18TTL与非门输入负载特性由2-18左图可以看出，当增加时也增高。当时，，此时与非门输入电平为关门电平，将此时的记作（关门电阻）。由此，可以粗略地认为，当时，输入电平为低电平，与非门截止，输出高电平；当时，将因输入电平高于而使输出电平降低。愈大，输出电平将愈低，直至。因此，当TTL电路的输入端开路时，认为该输入端接逻辑高电平。通常，TTL电路的多余输入端一般不宜开路，以免引入干扰信号。对多余输入端有三种处理方法：与信号端并接使用；对于要求保持高电平的多余端经一个的电阻接电源正极；对于要求保持低电平的多余端接地。图2-19TTL与非门的输出特性4.输出特性TTL与非门的输出特性反映了输出电压与输入电流的关系，如图2-19。图2-19中的电流方向是拉电流为正，灌电流为负。由典型的TTL与非门可知，在输出为低电平时，随着灌入的负载电流的增大，的饱和程度将减轻，从而将略有增大，如图2-19中的CA段所示。此时的输出等效电路如图2-20（a）所示，输出阻抗。当灌入电流达到（约为40mA）后，可能脱离饱和进入放大状态，将增大很多。此时，理应为逻辑0的低电平可能会被抬高到同代表逻辑1的高电平差不多大小，从而引起逻辑上的失效。所以不允许与非门工作在AB段。（a）（b）图2-10TTL与非门的等效输出电路当与非门截止时，输出为高电平，此时负载电流为拉式电流，输出阻抗。等效电路如图2-20（b）所示。显然拉电流增大时，将压下降，当=时输出电平为。通常不允许＞。5.扇出系数输入特性和输出特性反映了驱动门与负载门之间的相互影响，当门电路级联使用时，必须注意这个问题。通常用扇出系数来描述门电路驱动同类电路的个数。由于＜＜，故通常有＞，即把与非门输出低电平时的管电流负载能力当作与非门的扇出系数。6.空载功耗当输出端空载，与非门输出低电平时，电路的功耗称为空载导通功耗，其测试电路如图2-21（a）所示。，为空载导通时的电源电流。当输出端空载，与非门输出高电平时，电路的功耗称为空载截止功耗，其测试电路如图2-21（b）所示。，为空载截止时的电源电流。图2-21TTL与非门空载功耗的测试方法由于比大，因此一般用表示门电路的功耗。7.平均传输延迟时间在实际逻辑电路中，一级门的输出往往就是下级门的输入。由于晶体管的接通时间和关闭时间均不为0，也就是说它们的导通、截止过程都需要一定的时间，所以当TTL与非门的输入信号发生变化时，它的输出不能立即变化，而存在一定的延迟时间，如图2-22所示。图中，输出波形下降沿的50%处（点）与输入波形上沿的50%处（A电）的时间间隔称为导通延迟时间输出波形上升沿的50%处（点）与输入波形