搜索
IC设计流程（转自USTC）IC从生产目的上可以分成为通用IC（如CPU，DRAM，接口芯片等）和ASIC(ApplicationSpecificIntegretedCircuit)两种，ASIC是因应专门用途而生产的IC。从结构可以分成数字IC，模拟IC，数模混合IC三种，而SOC（systemonchip）则成为发展的方向。从实现方式上讲可以分为三种。基于晶体管级，所有器件和互连版图都采用人工的称为全定制（full-custom）设计，这种方法比较适合于大批量生产的，要求集成度高、速度快、面积小、功耗低的通用型IC或是ASIC。基于门阵（Gate-Array）和标准单元（Standard-Cell）的半定制设计（Semi-custom）由于其成本低、周期短、芯片利用率低而适合于批量小、要求推出速度快的芯片。基于IC生产厂家已经封装好的PLD（ProgrammableLogicalDesign）芯片的设计，因为其易用性、“可重写性”受到对集成电路工艺不太了解的系统集成用户的欢迎。他的最大特点就是只须懂得硬件描述语言就可以使用特殊EDA工具“写入”芯片功能。但PLD集成度低、速度慢、芯片利用率低的缺点使他只适合新产品的试制和小批量生产。近年来PLD中发展最活跃的当属FPGA(FieldProgrammableGateArray)器件.从采用的工艺可以分成双极型(bipolar)，MOS和其他的特殊工艺。硅（Si）基半导体工艺中的双极型器件由于功耗大、集成度相对低，在近年随亚微米深亚微米工艺的的迅速发展，在速度上对MOS管已不具优势，因而很快被集成度高，功耗低、抗干扰能力强的MOS管所替代。MOS又可分为NMOS、PMOS和CMOS三种；其中CMOS工艺发展已经十分成熟，占据IC市场的绝大部分份额。AsGa器件因为其在高频领域（可以在0.35um下很轻松作到10GHz）如微波IC中的广泛应用，其特殊的工艺也得到了深入研究。而应用于视频采集领域的CCD传感器虽然也使用IC一样的平面工艺，但其实现和标准半导体工艺有很大不同。从设计方法可以分成自顶而下（top-down）和自底而上两种方法。top-down的设计方法在IC开发中,根据不同的项目要求，根据项目经费和可供利用的EDA工具和人力资源，根据代工厂的工艺实际，采用不同的实现方法是很重要的决策.（5）技术创新和紧跟潮流是IC公司良性循环的根本保证；（需要讲吗？）收藏分享评分回复引用订阅TOPldh新手上路2#发表于2008-8-116:18|只看该作者IC设计中所使用的EDA工具；俗话说“公欲善其事，必先利其器”。IC设计中EDA工具的日臻完善已经使工程师完全摆脱了原先手工操作的蒙昧期。IC设计向来就是EDA工具和人脑的结合。随着IC不断向高集成度、高速度、低功耗、高性能发展，没有高可靠性的计算机辅助设计手段，完成设计是不可能的。IC设计的EDA工具真正起步于80年代，1983年诞生了第一台工作站平台apollo;20年的发展,从硬件描述语言（或是图形输入工具）到逻辑仿真工具（LOGICSIMULICATION），从逻辑综合（logicsynthesis）到自动布局布线(autoplane&route)系统；从物理规则检测(DRC&ERC)和参数提取(LVS)到芯片的最终测试；现代EDA工具几乎涵盖了IC设计的方方面面。提到IC设计的EDA工具就不能不说cadence公司，随着compass的倒闭，它成为这个行业名副其实的“老大”cadence提供了ICdesign中所涉及的几乎所有工具；但它的工具和它的名气一样的值钱！现代IC技术的迅猛发展在EDA软件厂家中掀起并购、重组热潮。除CADENCE公司以外，比较有名的公司包括mentor,avanti,synopsys和INVOEDA；mentor和cadence一样是一个在设计的各个层次都有开发工具的公司，而AVANTI因其模拟仿真工具HSPICE出名，SYNOPSYS则因为逻辑综合方面的成就而为市场认可。下面我们根据设计的不同阶段和层次来谈谈这些工具；（1）输入工具(designinput)：对自顶而下的（TOP-DOWN）设计方法，往往首先使用VHDL或是VERILOGHDL来完成器件的功能描述，代表性的语言输入工具有SUMMIT公司的VISUALHDL和MENTOR公司的RENIOR等。虽然很多的厂家（多为FPGA厂商）都提供自己专用的硬件描述语言输入，如ALTRA公司的AHDL，但所有的公司都提供了对作为IEEE标准的VHDL，VERILOGHDL的支持。对自下而上的设计，一般从晶体管或基本门的图形输入开始，这样的工具代表性的有cadence公司的composer;viewlogic公司的viewdraw等，均可根据不同的厂家库而生成和输入晶体管或门电路相对应的模拟网表。（2）电路仿真软件(circuitsimulation)：（分为数字和模拟两大类）。电路仿真工具的关键在于对晶体管物理模型的建立，最切和实际工艺中晶体管物理特性的模型必然得到和实际电路更符合的工作波形，随IC集成度的日益提高，线宽的日趋缩小，晶体管的模型也日趋复杂。任何的电路仿真都是基于一定的厂家库，在这些库文件中制造厂为设计者提供了相应的工艺参数；如TSMC0.18umCuCMOS工艺的相关参数高达300个之多；可以用于数字仿真的工具有很多，先期逻辑仿真的目的只是为了验证功能描述是否正确。对于使用verilogHDL生成的网表，cadence公司的verilog-XL是基于UNIX工作站最负盛名的仿真工具；而近年随PC工作站的出现，viewlogic的VCS和mentor公司的modelsim因其易用性而迅速崛起并成为基于廉价PC工作站的数字仿真工具的后起之秀；对于VHDL网表仿真，cadence公司提供LEAFROG；SYNOPSYS公司有VSS，而mentor公司基于PC的MODELSIM则愈来愈受到新手们的欢迎。PSPICE最早产生于Berkley大学，经历数十年的发展，随晶体管线宽的不断缩小，PSPICE也引入了更多的参数和更复杂的晶体管模型。使的他在亚微米和深亚微米工艺的今天依旧是模拟电路仿真的主要工具之一。AVANTI是IC设计自动化软件的“英雄少年”，它的HSPICE因其在亚微米和深亚微米工艺中的出色表现而在近年得到了广泛的应用。cadence公司的spectre也是模拟仿真软件，但应用远不及PSPICE和HSPICE广泛；对于特殊工艺设计而言，由于它们使用的不是Si基bipolar或CMOS工艺，因而也有不同的设计方法和仿真软件；例如基于AsGa工艺的微波器件所使用的工具，较著名的有HP的eesoft等；（3）综合工具(synthesistools)：用于FPGA和CPLD的综合工具包括有cadence的synplify;synopsys公司的FPGAexpress和FPGAcompiler;mentor公司的leonardospectrum；一般而言不同的FPGA厂商提供了适用于自己的FPGA电路的专用仿真综合工具，比如altera公司的MAXPLUS2仅仅适用它自己的MAX系列芯片；而foundation则为XILINX器件量身定做……最早的IC综合工具应该是cadence的buildgates;而Cadence最新版本的EnvisiaAmbit(R)则在99年在ASICinternational公司成功用于240万门的设计。使用较广泛的还有synopsys的designcompiler和behavialcompiler;基于不同的库，逻辑综合工具可以将设计思想转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gatesdelay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。（4）layout工具和自动布局布线（autoplane&route）工具cadence的designframework是常用的基于UNIX工作站的全定制设计的布局布线软件，和siliconensemble，Envisiaplace&routeDSM;（cadence的版图输入工具Virtuoso）（5）物理验证（physicalvalidate）和参数提取(LVS)工具依然可以分成为ASIC和FPGA两大类。ASIC设计中最有名、功能最强大的是cadence的DRECULA，可以一次完成版图从DRC（设计规则检查），ERC（电气特性检查）到LVS（寄生参数提取）的工序；DIVA作为其相对较弱的软件多提供给教学用途；AVANTI的STAR-RC也是用于物理验证的强力工具，而hercules则是其LVS的排头兵。如同综合工具一样，FPGA厂商的物理验证和参数提取多采用专门的软件、并和其仿真综合工具集成在一起。ALTERA的MAXPLUS2和XILINX的FOUNDATION是这样的典型；（6）由于VLSI尤其是ULSI电路的预投片费用都相当的高（如TSMC0.25umCMOS工艺一次预投片的费用为100万美圆，而0.18umCuCMOS3.3V工艺的一次预投竟高达300万美圆）。因而对ASIC芯片，要求芯片设计尽量正确。最好完全消灭错误；解决功耗分析；生成用于芯片测试目的的特殊测试电路；因应这一要求，也产生了一些特殊的EDA工具，以完成诸如poweranalysis、故障覆盖率分析、测试矢量生成等目的。现代VLSI特别是ULSIIC的迅速发展，正是依靠EDA工具在亚微米和深亚微米技术上的进步及其对应工艺水平的提高。应该说没有EDA工具就没有IC；回复引用TOPldh新手上路3#发表于2008-8-116:18|只看该作者VLSIASIC设计流程：1、系统规范化说明（SystemSpecification）包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。2、功能设计（FunctionDesign）将系统功能的实现方案设计出来。通常是给出系统的时序图及各子模块之间的数据流图。3、逻辑设计（LogicDesign）这一步是将系统功能结构化。通常以文本（VerilogHDL或VHDL）、原理图、逻辑图表示设计结果，有时也采用布尔表达式来表示设计结果。4、电路设计（CircuitDesign）电路设计是将逻辑设计表达式转换成电路实现。5、物理设计（PhysicalDesignorLayoutDesign）物理设计或称版图设计是VLSI设计中最费时的一步。它要将电路设计中的每一个元器件包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版图信息。6、设计验证（DesignVerification）在版图设计完成以后，非常重要的一步工作是版图验证。主要包括：设计规则检查（DRC）、版图的电路提取（NE）、电学规检查（ERC）和寄生参数提取（PE）。＝IC层次式设计方法(自顶向下的设计方法例子)系统级、功能级、寄存器传输级、门级、电路级、版图级（物理级）。回复引用TOPadidas金牌会员4#发表于2008-8-116:19|只看该作者详细内容:IC设计流程1.使用语言：VHDL/verilogHDL2.各阶段典型软件介绍：输入工具：SummitSummit公司仿真工具：VCS,VSSSynopsys公司综合器：DesignCompile,BCCompileSynopsys公司布局布线工具：Preview和SiliconEnsembleCadence公司版图验证工具：Dracula,DivaCadence公司静态时序分析:PrimeTimeSynopsys公司测试：DFTCompileSynopsys公司3.流程第一阶段：项目策划形成项目任务书(项目进度,周期管理等)。流程：【市场需求--调研--可行性研究--论证--决策--任务书】。第二阶段：总体设计确定设计和目标,进一步明确芯片功能、内外部性能要求,参数指标,论证各种可行方案,选择最佳方式,加工厂家,工艺