数字电路实验报告资料

数字电路实验报告姓名：张珂班级：10级8班学号：20103025402242实验一：组合逻辑电路分析一．实验用集成电路引脚图1．74LS00集成电路2．74LS20集成电路二、实验内容1、组合逻辑电路分析逻辑原理图如下：3U1A74LS00NU2B74LS00NU3C74LS00NX12.5VJ1Key=SpaceJ2Key=SpaceJ3Key=SpaceJ4Key=SpaceVCC5VGND图1.1组合逻辑电路分析电路图说明：ABCD按逻辑开关“1”表示高电平，“0”表示低电平；逻辑指示灯：灯亮表示“1”，灯不亮表示“0”。真值表如下：ABCDY00000000100010000111010000101001100011111000010010101001011111001110111110111111表1.1组合逻辑电路分析真值表实验分析：由实验逻辑电路图可知：输出X1=ABCD=AB+CD，同样，由真值表也能推出此方程，说明此逻辑电路具有与或功能。2、密码锁问题：密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件同时满足时，开锁信号为“1”，将锁打开；否则，报警信号为“1”，则接通警铃。4试分析下图中密码锁的密码ABCD是什么？密码锁逻辑原理图如下：U1A74LS00NU2B74LS00NU3C74LS00NU4D74LS00NU5D74LS00NU6A74LS00NU7A74LS00NU8A74LS20DGNDVCC5VJ1Key=SpaceJ2Key=SpaceJ3Key=SpaceJ4Key=SpaceVCC5VX12.5VX22.5V图2密码锁电路分析实验真值表记录如下：实验真值表ABCDX1X2000001000101001001001101010001010101011001011101100001100110101001101101110001110101111001111101表1.2密码锁电路分析真值表实验分析：由真值表（表1.2）可知：当ABCD为1001时，灯X1亮，灯X2灭；其他情况下，灯X1灭，灯X2亮。由此可见，该密码锁的密码ABCD为1001.因而，可以得到：X1=ABCD，X2=1X。5实验心得1.本次实验对元件74LS00和74LS20的端口熟悉了很多，大致记住了哪些端口是与非门的输入端，哪些是输出端。2.熟悉了面板，知道怎样换器件以及电源、开关的位置。3.熟悉了基本逻辑电路的分析方法和及其逻辑功能的分析，熟悉了各类门的实物元件以及元件的使用和线路连接。4.知道了利用单刀双掷开关的双接点，分别连接高电平和低电平，开关的掷点不同，门电路输入的电平也不同。6实验二组合逻辑实验（一）半加器和全加器一．实验目的熟悉使用门电路设计组合电路的原理和方法步骤。二．预习内容1．复习用门电路设计组合逻辑电路的原理和方法步骤2．复习二进制数的运算。1）用与非门设计半加器的逻辑图2）完成用疑异或门、与或非门、与非门设计全加器的逻辑图3）完成用异或门设计的3变量判奇电路原理图三．参考元件四．实验内容1、用与非门组成半加器由理论课知识可知：iS=iiAB=iiiiABAB=iiiiiiABAABBiC=iiAB=iiAB逻辑原理图如下：7U1A74LS00DU2B74LS00DU3C74LS00DU4D74LS00DU5A74LS00DVCC5VGNDJ1Key=SpaceJ2Key=SpaceX12.5VX22.5V图1.1与非门设计半加器电路图真值表如下：ABSC0000011010101101表2.1半加器实验结果记录表格2、用异或门、与或非门、与非门组成全加器由理论课知识可知：iS=1iiiABCiC=1()iiiiiABABC根据上式，设计如下电路：U3A74LS00DGNDVCC5VJ1Key=SpaceJ2Key=SpaceJ3Key=SpaceX15VGNDU4A74LS51DVCC67U1A74LS136DU2B74LS136D1234X25V5图2.2用异或门、与或非门、与非门设计的全加器真值表如下:8AiBiCi-1SiCi0000010010010101100100110101010110111111表2.2全加器实验数据表格3、用异或门设计3变量判奇电路，要求变量中1的个数为奇数时，输出为1，否则为0.根据题目要求可知：输出L=ABCABCABCABCABC则可以设计出如下电路：VCC5VJ1Key=SpaceJ2Key=SpaceJ3Key=SpaceU1A74LS136DU2B74LS136DX25V5VCC12340图2.3用异或门设计的3变量判奇电路真值表：输入A输入B输入C输出L00000011010101101001101011001111表2.3判奇电路实验数据表格94、“74LS283”全加器逻辑功能测试U174LS283NSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07图2.4元件74LS283利用74LS283进行如下表格中的测试：U174LS283DSUM_410SUM_313SUM_14SUM_21C49B411A412B315A314B22A23B16A15C07J1Key=SpaceJ2Key=SpaceJ3Key=SpaceJ4Key=SpaceJ5Key=SpaceJ6Key=SpaceJ7Key=SpaceJ8Key=SpaceJ9Key=SpaceGNDVCC5VX12.5VX22.5VX32.5VX42.5VX52.5V图2.4全加器被加数A4A3A2A101111001加数B4B3B2B100010111前级进位C00或10或1和S4S3S2S11000或10010或1新进位C401表2.4“74LS283”全加器功能测试表格实验心得1.本实验主要使用74LS00与74LS51来设计半加器与全加器以及判奇电路，在实验中熟悉了这两个元件的使用方法。加深了我对理论课知识的理解。2.半加器不带前级进位，全加器带前级进位。3.设计组合逻辑电路前先列写逻辑表达式，然后根据逻辑表达式连接电路。10实验三：组合逻辑实验（二）数据选择器和译码器的应用一．实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法。二．预习内容1）了解所有元器件的逻辑功能和管脚排列。2）复习有关数据选择器和译码器的内容。3）用八选一数据选择器产生逻辑函数L=ABC+ABC—+A—BC+A—B—C和L=A○+B○+C4）用3线——8线译码器和与非门构成一个全加器。三．参考元件（1）数据选择器74LS151U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7图3-174LS151表3-174LS151的功能表输入输出ECBAYWHXXXLHLLLL0D0DLLLH1D1DLLHL2D2DLLHH3D3DLHLL4D4DLHLH5D5DLHHL6D6DLHHH7D7D11输出Y地表达式为70iiiYmD式中错误!未找到引用源。为CBA的最小项。将数据选择器的地址信号C、B、A作为函数的输入变量，数据输入错误!未找到引用源。~错误!未找到引用源。作为控制信号，控制各最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平。这样，八选一数据选择器就成为一个三变量的函数产生器。（2）3——8线译码器74LS138U174LS138DY015Y114Y213Y312Y411Y510Y69Y77A1B2C3G16~G2A4~G2B5图3-274LS138表3-274LS138功能表输入输出G12GA2GBCBA0Y1Y2Y3Y4Y5Y6Y7YHLLLLLLHHHHHHHHLLLLHHLHHHHHHHLLLHLHHLHHHHHHLLLHHHHHLHHHHHLLHLLHHHHLHHHHLLHLHHHHHHLHHHLLHHLHHHHHHLHHLLHHHHHHHHHHL由功能表可知，当G1=1，错误!未找到引用源。=0，错误!未找到引用源。=0时，11Ym式中错误!未找到引用源。为CBA的最小项。四．实验内容1、数据选择器的使用：当使能端EN=0时，Y是2A、1A、0A和输入数据0D～7D的与或函数，其表达式为：70iiiYmD（表达式1）12式中im是2A、1A、0A构成的最小项，显然当iD=1时，其对应的最小项im在与或表达式中出现。当iD=0时，对应的最小项就不出现。利用这一点，不难实现组合逻辑电路。将数据选择器的地址信号2A、1A、0A作为函数的输入变量，数据输入0D～7D作为控制信号，控制各个最小项在输出逻辑函数中是否出现，使能端EN始终保持低电平，这样，八选一的数据选择器就成为一个三变量的函数产生器。①用八选一的数据选择器74LS151产生逻辑函数LABCABCABCABC将上式写成如下形式：11336677LmDmDmDmD该式符合表达式1的标准形式，显然1D、3D、6D、7D都应该等于1，而式中没有出现的最小项0m、2m、4m、5m，它们的控制信号0D、2D、4D、5D都应该等于0，由此可画出该逻辑函数产生器的逻辑图：U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VCC5VGNDX15VJ1Key=SpaceJ2Key=SpaceJ3Key=Space图2.1逻辑电路图2、3-8线译码器的应用用3-8线译码器74LS138和与非门构成一个全加器，写出逻辑表达式并设计逻辑电路图。验证实际结果。全加器的和iS与新进位iC的表达式如下：13iS=1iiiABC=1111iiiiiiiiiiiiABCABCABCABC=(1,2,4,7)miC=1()iiiiiABABC=1111iiiiiiiiiiiiABCABCABCABC=(3,5,6,7)m做出如下逻辑电路图：U174LS138DY015Y114Y213Y312Y411Y510Y69Y77A1B2C3G16~G2A4~G2B5GNDVCC5VX12.5VX22.5VJ1Key=SpaceJ2Key=SpaceJ3Key=SpaceU2A74LS20DU3B74LS20D3、扩展内容用一片74LS151构成四变量的判奇电路。LABCDABCDABCDABCDABCDABCDABCDABCD01234567mDmDmDmDmDmDmDmD画出如下电路图：U174LS151D~W6D04D13D22D31D415D514D613D712A11C9B10Y5~G7VCC5VGNDX12.5VJ1Key=SpaceJ2Key=SpaceJ3Key=SpaceJ4Key=SpaceU2A74LS04N图3.474LS151做成的判奇电路14实验心得1.本实验学会了使用74LS151与74LS138，以及运用这两个元件构造逻辑函数。加深了我对理论课知识的理解。2.知道了设计函数前，先要清楚所选器件的逻辑功能。3.学会了如何根据器件的逻辑功能写出函数的标准形式。4.知道了如何根据函数标准形式确定器件每个端口的连接方式。实验四：触发器和计数器一．实验目的1、熟悉JK触发器的基本功能和原理。2、了解二进制计数器74LS163的工作原理。3、设计并验证十进制、六进制计数器。二．预习内容1、复习有关R-S触发器，J-K触发器，D触发器的内容。2、预习有关计数器的工作原理。3、用J——K触发器组成三进制计数器，设计电路图。4、用74LS163和与非门组成四位二进制计数器，十进制计数器，六进制计数器。设计电路图。三．参考原件1574LS00D1A11B21Y32A42B52Y6GND73Y83B103A94Y114B134A12VCC1474LS107D1Q3~1Q21K4~1CLR131J11CLK12