12位逐次逼近寄存器型ADC转换器设计

逐次逼近寄存器型ADC设计报告组员（学号）：刘秀春20083511贾明20083431李强20083444王紫彤20083526专业（年级）：集成电路设计2008级课程名称：数模混合集成电路设计提交日期：2011年12月22日逐次逼近寄存器型ADC设计报告一、组员分工：序号组员承担工作1刘秀春比较器、SAR（设计，仿真，电路图，版图）2贾明采样保持电路、时钟（设计，仿真，电路图，版图）3李强DAC（设计，仿真，电路图，版图）4王紫彤MOS开关、运算放大电路（设计，仿真，电路图，版图）二、项目设计要求：设计一个12bit逐次逼近寄存器型模数转换器SARADC三、项目参数要求：分辨率12bit采样频率100KHz功耗2mW电源电压2.5V面积3mm2工作温度0~80℃工艺技术0.25um四、项目设计内容：1.逐次逼近寄存器型模数转换器（SARADC）整体结构：2.逐次逼近寄存器型模数转换器（SARADC）的特点及应用：特点：中级转换速度，低功耗，高精度，小尺寸AnalogInS/HDACSARLOGICVDACVCOMPVinSARREGISTERCOMPARE图1逐次逼近寄存器型模数转换器工作原理框图逐次逼近寄存器型ADC设计报告应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等3.逐次逼近寄存器型模数转换器（SARADC）工作原理：SARADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SARREGISTER)和逻辑控制单元(SARLOGIC)。模拟输入电压VIN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SARLOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压VDAC为0.5VREF，其中VREF为提供给ADC的基准电压。由比较器对VIN和VDAC进行比较，若VINVDAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若VINVDAC，则比较器输出“0”电平，N位寄存器的MSB被置为“0”电平。一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。4.逐次逼近寄存器型模数转换器（SARADC）各子模块设计：子模块1：比较器（COMPARE）（1）电路结构：图中所示的是两级运放比较器，左端的恒流源电路时产生一个40uA的电流，然后通过电流镜镜像到比较器的内部，经M6、M7组成的第二级运放输出比较结果。（2）工作原理：电路结果：经比较器比较后，当Vg1Vg2时，比较值为0，就会生成一个比刚才小一点逐次逼近寄存器型ADC设计报告的电压继续比较。当Vg1Vg2时，那么比较值为1，就会生成一个高一点的电压比较器电路是将一个模拟信号与另一个模拟信号进行比较，根据比较结果输出一个二进制信号，来达到逐次逼近的目的，实际上，比较器完成的是模数转换中量化的过程，可见比较器的优劣直接影响着模数转换器的性能。（3）参数设定：利用sweep语句对m8管进行扫描，其他的管子参数值固定。从功能图中可以看到管子的尺寸影响不大，在精度仿真图第二个标尺所对应的曲线精度满足设计要求而且管子尺寸相对较小，即w=2u,所以经过扫描后各管子尺寸如表所示。器件名称参数值器件名称参数值m1w=3ul=1um5w=8ul=1um2w=3ul=1um6w=60ul=1um3w=14ul=1um7w=10ul=1um4w=14ul=1um8w=2ul=1uc30ffm9w=8ul=1uibias40uA(4)仿真网表：a响应仿真.lib'mix025_1.l'ttVddvdd02.5v逐次逼近寄存器型ADC设计报告Vg1g101vVg2g20PULSE(02.501n1n0.2u0.4u)m1d1g1s10nchw=3ul=1um2d2g2s10nchw=3ul=1um3d1d1vddvddpchw=14ul=1um4d2d1vddvddpchw=14ul=1um5s1g500nchw=8ul=1um6d6d2vddvddpchw=60ul=1um7d6g500nchw=10ul=1um8g5g500nchw=2ul=1uibiasvddg540uAcd2030ff.tran1n1u.printtranv(d6)v(g2,g1).endb、功能仿真.lib'mix025_1.l'ttVddvdd02.5vVg1g10pwl01.25v1us2.0v2.3us2.2v4.5us1.2v5us1.8vVg2g20sin1.251.251500km1d1g1s10nchw=3ul=1um2d2g2s10nchw=3ul=1um3d1d1vddvddpchw=14ul=1um4d2d1vddvddpchw=14ul=1um5s1g500nchw=8ul=1um6d6d2vddvddpchw=60ul=1um7d6g500nchw=10ul=1um8g5g500nchw=2ul=1uibiasvddg540uAcd2030ff.tran1n10u.printtranv(d6)v(g2)v(g1).endc、精度仿真.lib'mix025_1.l'ttVddvdd02.5vVg1g101vVg2g20pwl00.9994v10u1.001vm1d1g1s10nchw=3ul=1um2d2g2s10nchw=3ul=1um3d1d1vddvddpchw=14ul=1um4d2d1vddvddpchw=14ul=1um5s1g500nchw=8ul=1um6d6d2vddvddpchw=60ul=1um7d6g500nchw=10ul=1um8g5g500nchw=2ul=1uibiasvddg540uAcd2030ff.tran1n10u.printtranv(d6)v(g2)v(g1).end(5)仿真结果：a、响应仿真图中上面的方波为输出out,下面的方波为输入vg2与输入vg1之差。根据图计算得逐次逼近寄存器型ADC设计报告tPLH=1.74ntPHL=15.76n,由公式tp=tPLH+tPHL/2计算响应延时tp=8.25n。b、功能仿真图中方波为输出out，正弦波为输入vg2,第三条曲线为输入vg1。当vg2vg1时输出out为高电平，当vg2vg1时输出out为低电平，测试信号范围为0V~2.5V。c、精度仿真图中第一条曲线为输出out,第二条曲线为输入vg2,第三条曲线为输入vg1。精度设计指标值为不大于0.6mv，在图中第二个标尺为测量位置，精度可达到0.5mv,满足设计要求。(6)版图：逐次逼近寄存器型ADC设计报告版图的总面积约为49.86um×90.54um=4514.3um2子模块2：采样保持电路(S/H)（1）电路结构：（2）工作原理当K为低电平时传输门导通，输入信号in经传输门向电容C1充电，忽略运算放大器的输入电流时，充电结束后Vout=-Vin，此时电容上的电压也等于Vout，这样就对输入信号进行了采样；。当K为高电平时传输门关闭，由于C1上的电压在一段是假内保持不变，所以Vout保持不变，从而采样进来的信号保持了下来。（3）参数设定：见参考文献[5]逐次逼近寄存器型ADC设计报告器件名称参数值器件名称参数值m1w=15ul=1um7w=15ul=1um2w=3ul=1um8w=3ul=1um3w=15ul=1um9w=15ul=1um4w=3ul=1um10w=3ul=1um5w=4.5ul=1um11w=94ul=1um6w=4.5ul=1um12w=14ul=1uC11pfC23pfC33pfi130uA(4)仿真网表：*SH.lib'mix025_1.l'ttviningndsin1.25v1.25v95kVkkgndPULSE(2.5000.1n0.1n1u10u)C12gnd1pFC28out3pFC3outgnd3pFi1vdd530uAvddvddgnd2.5m13kvddvddpchL=1uW=15um23kgndgndnchL=1uW=3um32kinvddpchL=1uW=15um423ingndnchL=1uW=3um555gndgndnchL=1uW=4.5um665gndgndnchL=1uW=4.5um777vddvddpchL=1uW=15um87out6gndnchL=1uW=3um987vddvddpchL=1uW=15um10826gndnchL=1uW=3um11out8vddvddpchL=1uW=94um12out5gndgndnchL=1uW=14u.tran10ns40us10ns.printv(in)v(k)v(out).end（5）仿真结果：第一次采样范围为1.26V~1.99V，保持值为1.99V,第二次采样范围为0.97V~1.62V,保持值为1.62V。第一条曲线为输出out,第二条曲线为K的输入信号，第三条曲线为输入采样信号。当K为低电平时传输门导通，对输入信号进行采样；当K为高电平时传输门关闭，对采样进来的信号进行保持。VK信号的频率为10KHz，满足采样频率100KHz的要求。逐次逼近寄存器型ADC设计报告（6）版图：版图的总面积约为84.72um×182.53um=15464um2子模块3：数模转换器DAC（1）电路结构：逐次逼近寄存器型ADC设计报告（2）工作原理：权电容型DA转换器，利用电容分压原理工作的，如上图，其中c1—c12电容一次是2的乘方的倍数递增，开关的状态分别由数字信号d0、d1、d2、d3。。。。。控制；当d=1时开关接到参考电压Vref，当d=0时开关接到地。转换开始时令开关全部接地，时全部电容充分放电，然后断开开关，将输入信号并行地加到输入端；由于电容是构成的是电容分压器，所以输出电压和输入的数字量成正比，从而满足DA转换器的功能。权电容网络D/A转换器输出电压精度之余各个电容器的电容量的比例有关，而与他们的电容的绝对值无关；输出电压V0的稳压值不受开关内阻及参考电压源内阻的影响，因而降低了对开关电路及参考电压的要求；稳态下权电容网络不消耗功率，MOS管集成电路中的电容不仅容易制作，而且可以通过精确控制电容器的尺寸严格地保持各电容之间的电容量比例关系。（3）参数设定：电容尺寸给一定值，对开关各MOS管扫描1、扫描Mp1管，扫描范围在1u----9u内波形图，可见毛刺很大，波形不好，多次扫描后得到宽长比4/1为最佳2、扫描Mn2管，扫描范围在1u----10u内波形图，可见毛刺很大，波形不好，多次扫描后得到宽长比4/1为最佳3、扫描Mn3管，扫描范围在1u----10u内波形图，可见毛刺很大，波形不好，多次扫描后得到宽长比6/1为最佳4、扫描Mn4管，扫描范围在1u----8u内波形图，可见毛刺很大，波形不好，多次扫描后得到宽长比8/1为最佳器件名称参数值器件名称参数值C1320ffC440ffC2160ffC520ffC380ffC610ff(4)仿真网表：*DAC.lib'mix025_1.l'ttC1outdown1320ffC2outdown2160ffC3outdown380ffC4outdown440ffC5outdown520ffC6outdown610ffCoutout010ffVrefref02.5vXswitch1data10refdown1vddswitchXswitch2data20refdown2vddswitchXswitch3data30refdown3vddswitchXswitch4data40refdown4vddswitchXswitch5data50refdown5vddswitchXswitch6data6