2013数字电路期末考试A卷

一、选择题（每小题2分，共20分）。（A）1.有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是。A.1011--0110--1100--1000--0000B.1011--0101--0010--0001--0000C.1011--1100--1101--1110--1111D.1011--1010--1001--1000—0111（D）2.下列几种TTL电路中，输出端可实现线与功能的电路是。A、或非门B、与非门C、异或门D、OC门（C）3.请判断以下哪个电路不是时序逻辑电路。A、计数器B、寄存器C、译码器D、触发器（D）4.在四变量卡诺图中，逻辑上不相邻的一组最小项为。A、m1与m3B、m4与m6C、m5与m13D、m2与m8（B）5.只能按地址读出信息，而不能写入信息的存储器为。A、RAMB、ROMC、PROMD、EPROM（B）6.电路如下图1（图中为下降沿JK触发器），触发器当前状态Q3Q2Q1为“011”，请问时钟作用下，触发器下一状态为。A、“110”B、“100”C、“010”D、“000”图1（C）7.下列描述不正确的是。A、异步时序电路的响应速度要比同步时序电路的响应速度慢。B、时序电路必然存在状态循环。C、RS触发器、JK触发器均具有状态翻转功能。D、边沿触发器具有前沿触发和后沿触发两种方式，能有效克服同步触发器的空翻现象。（A）8.图2所示电路为由555定时器构成的为。A、施密特触发器B、多谐振荡器C、单稳态触发器D、T触发器图2图3（A）9.图3为TTL逻辑门，其输出Y为。A、0B、1C、BAD、BA（A）10.逻辑函数Y（A，B，C）=)5,4,2,0(的最简与或非式为。A、ABCAB、CABAC、BACAD、CBCABA二、简答题（每小题5分，共10分）。1、将)11,9,8,3,1,0()15,12,7,6,4,2(),,,(dmDCBAY化简为最简与或形式，方法不限。答：CACDDCY2、分析图4由74160构成的计数器为几进制计数器，画出有效状态转换图。答：为五进制计数器，状态转换图如下：三、（10分）下图5电路均由TTL门组成，RON=2K，ROFF=0.7K，试分别写出输出函数的表达式。图5答：0011BCAY（4分）DCBAY2（2分）CBACY3（4分）四、（10分）阅读下段VHDL程序，改正程序中的1个错误之处，说明描述的是什么电路，并计算当a=0101，b=0110时的结果。答：4位BCD码加法器（5分）。语句variabletmp:integerrange0to6;定义位置错误，应该在进程中定义变量，即将该语句放在process(binadd)及begin之间（3分）。当a=0101，b=0110时，result=10001（2分）。五、（15分）分析如图6所示电路的功能，写出驱动方程、状态LibraryIEEE;UseIEEE.std_logic_1164.all;UseIEEE.std_logic_unsigned.all;EntityabcdisPort(a,b:instd_logic_vector(3downto0);result:outstd_logic_vector(4downto0));Endabcd;Architecturertlofabcdisconstantadjnum:integer:=6;signalbinadd:std_logic_vector(4downto0);variabletmp:integerrange0to6;Beginbinadd=a+b;process(binadd)beginifbinadd9thentmp:=adjnum;elsetmp:=0;endif;result=binadd+tmp;endprocess;Endrtl;方程和输出方程，画出状态转换图。图6答：驱动方程：32123111312111JQQJQQJKKQKQ（3分）状态方程：11112321211332131nnnQQQQQQQQQQQQQQ（6分）输出方程：321BQQQ（2分）状态转换图：（4分）001100101110011111010000六、（15分）设计一个全减器。设A为被减数，B为减数，C为低位借位，差为D，向高位的借位为Co。试写出标准积之和表达式，并用图7所示PLA逻辑阵列实现。答：由题意可得真值表为：（4分）标准积之和表达式为（6分）：(1,2,4,7)Dm(1,2,3,7)Com编程图为（5分）：ABCDCo0000000111010110110110010101001100011111七、（20分）如下图8所示，其中RA=RB=10kΩ,C=0.1μf，试问：图81．在Uk为高电平期间，由555定时器构成的是什么电路，其输出U0的频率f0=?2．分析由JK触发器FF1、FF2、FF3构成的计数器电路，要求：写出驱动方程和状态方程，列出状态转换表或画出完整的状态转换图。3．设Q3、Q2、Q1的初态为000，Uk所加正脉冲的宽度为Tw=5/f0，脉冲过后Q3、Q2、Q1将保持在哪个状态？答：1．多谐振荡器（5分），01481Hz(2)ln2fRARBC（3分）；2．写出驱动方程（3分），根据特性方程得出状态方程（3分），列出状态转换表，画出完整的状态转换图（3分）；驱动方程：232312123121;;;QKQJQKQJQKQJ状态方程：311211212112323213QQQQQQQQQQQQQQQnnn状态转换图：3．初态为000，5个时钟周期后Q3Q2Q1=100（3分）。