2015年计算机组成原理复习题

计算机组成原理习题一、选择题1从器件角度看，计算机经历了五代变化。但从系统结构看，至今绝大多数计算机仍属于（）计算机。A并行B冯·诺依曼C智能D串行2某机字长32位，其中1位表示符号位。若用定点整数表示，则最小负整数为（）。A-(231-1)B-(230-1)C-(231+1)D-(230+1)3以下有关运算器的描述，（）是正确的。A只做加法运算B只做算术运算C算术运算与逻辑运算D只做逻辑运算4EEPROM是指（）。A读写存储器B只读存储器C闪速存储器D电擦除可编程只读存储器5常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。Acache-主存B主存-辅存Ccache-辅存D通用寄存器-cache6冯·诺依曼机工作的基本方式的特点是（）。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作D存贮器按内容选择地址7在机器数（）中，零的表示形式是唯一的。A原码B补码C反码8在定点二进制运算器中，减法运算一般通过（）来实现。A原码运算的二进制减法器B补码运算的二进制减法器C原码运算的十进制加法器D补码运算的二进制加法器9某计算机字长32位，其存储容量为256MB，若按单字编址，它的寻址范围是（）。A0—64MBB0—32MBC0—32MD0—64M10虚拟存储技术主要解决存储器的（）问题。A速度B扩大存储容量C成本D前三者兼顾11下列数中最小的数是（）。A（101001）2B（52）8C（101001）BCDD（23）1612某DRAM芯片，其存储容量为512K×8位，该芯片的地址线和数据线的数目是（）。A8，512B512，8C18，8D19，813交叉存储器实质上是一种多模块存储器，它用（）方式执行多个独立的读写操作。A流水式并行B资源重复C顺序D资源共享14运算器的核心功能部件是（）。A数据总线BALUC状态条件寄存器D通用寄存器15某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（）。A1MB4MBC4MD1MB16某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（）。A20B28C30D3217双端口存储器所以能进行高速读/写操作，是因为采用（）。A高速芯片B新型器件C流水技术D两套相互独立的读写电路18某机字长64位，1位符号位，63位表示尾数，若用定点整数表示，则最大正整数为（）。A+(263-1)B+(264-1)C+(263+1)D+(264+1)19请从下面浮点运算器中的描述中选出两个描述正确的句子（）。A浮点运算器可用两个松散连接的定点运算部件——阶码和尾数部件来实现。B阶码部件可实现加，减，乘，除四种运算。C阶码部件只进行阶码相加，相减和比较操作。D尾数部件只进行乘法和除法运算。20存储单元是指（）。A存放1个二进制信息位的存储元B存放1个机器字的所有存储元集合C存放1个字节的所有存储元集合D存放2个字节的所有存储元集合21某机字长32位，存储容量1MB，若按字编址，它的寻址范围是（）。A0—1MB0—512KC0—56KD0—256K22直接映射cache的主要优点是实现简单。这种方式的主要缺点是（）。A它比其他cache映射方式价格更贵B如果使用中的2个或多个块映射到cache同一行，命中率则下降C它的存取时间大于其它cache映射方式Dcache中的块数随着主存容量增大而线性增加23虚拟存储器中段页式存储管理方案的特性为（）。A空间浪费大，存储共享不易，存储保护容易，不能动态连接B空间浪费小，存储共享容易，存储保护不易，不能动态连接C空间浪费大，存储共享不易，存储保护容易，能动态连接D空间浪费小，存储共享容易，存储保护容易，能动态连接24主存贮器和CPU之间增加cache的目的是（）。A解决CPU和主存之间的速度匹配问题B扩大主存贮器容量C扩大CPU中通用寄存器的数量D既扩大主存贮器容量，又扩大CPU中通用寄存器的数量25冯·诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是（）。A指令操作码的译码结果B指令和数据的寻址方式C指令周期的不同阶段D指令和数据所在的存储单元26一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是（）。Ax=0000007FH，y=FFF9H，z=00000076HBx=0000007FH，y=FFF9H，z=FFFF0076HCx=0000007FH，y=FFF7H，z=FFFF0076HDx=0000007FH，y=FFF7H，z=00000076H27浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是（）。A001111100010B001110100010C010000010001D发生溢出28某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32字节，按字节编址。主存129号单元所在主存块应装入到的Cache组号是（）。A0B2C4D629某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K×8位的ROM芯片和4K×4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（）。A1、15B2、15C1、30D2、3030假设某计算机的存储系统由Cache和主存组成。某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（）。A5%B9.5%C50%D95%31下列选项中，能缩短程序执行时间的措施是I提高CPU时钟频率II优化数据通路结构III对程序进行编译优化A仅I和IIB仅I和IIICII和IIIDI、II和III32假定有4个整数用8位补码分别表示为r1=FEH，r2=F2H，r3=90H，r4=F8H。若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是Ar1×r2Br2×r3Cr1×r4Dr2×r433假定变量i、f和d的数据类型分别为int、float和double（int用补码表示，float和double分别用IEEE754单精度和双精度浮点数格式表示），已知i=785，f=1.5678e3，d=1.5e100。若在32位机器中执行下列关系表达式，则结果为“真”的是I．i==(int)(float)iII．f==(float)(int)fIII．f==(float)(double)fIV．(d+f)-d==fA仅I和IIB仅I和IIIC仅II和IIID仅III和IV34假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是A0000HB0600HC0700HD0800H35下列有关RAM和ROM的叙述中，正确的是I．RAM是易失性存储器，ROM是非易失性存储器II．RAM和ROM都采用随机存取方式进行信息读取III．RAM和ROM都可用作CacheIV．RAM和ROM都需要进行刷新A仅I和IIB仅II和IIIC仅I、II和IVD仅II、III和IV36下列选项中，描述浮点数操作速度指标的是AMIPSBCPICIPCDMFLOPS37float型数据通常用IEEE754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是AC1040000HBC2420000HCC1840000HDC1C20000H38下列各类存储器中，不采用随机存取方式的是AEPROMBCDROMCDRAMDSRAM39某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M×8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是A22位B23位C25位D26位40单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（）。A堆栈寻址方式B立即寻址方式C隐含寻址方式D间接寻址方式41RISC访内指令中，操作数的物理位置一般安排在（）。A栈顶和次栈顶B两个主存单元C一个主存单元和一个通用寄存器D两个通用寄存器42某CPU主频为1.03GHz，采用4级指令流水线，每个流水段的执行需要1个时钟周期，假设CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞，此时流水线的吞吐率为（）。A0.25×109条令/秒B0.97×109条指令/秒C1.0×109条令/秒D1.03×109条指令/秒43寄存器间接寻址方式中，操作数在（）。A通用寄存器B主存单元C程序计数器D堆栈44机器指令与微指令之间的关系是（）。A用若干条微指令实现一条机器指令B用若干条机器指令实现一条微指令C用一条微指令实现一条机器指令D用一条机器指令实现一条微指令45描述多媒体CPU基本概念中，不正确的是（）。A多媒体CPU是带有MMX技术的处理器BMMX是一种多媒体扩展结构CMMX指令集是一种多指令流多数据流的并行处理指令D多媒体CPU是以超标量结构为基础的CISC机器46流水线中造成控制相关的原因是执行（）指令而引起。A条件转移B访内C算逻D无条件转移47PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（）。A采用同步定时协议B采用分布式仲裁策略C具有自动配置能力D适合于低成本的小系统48同步控制是（）。A只适用于CPU控制的方式B只适用于外围设备控制的方式C由统一时序信号控制的方式D所有指令执行时间都相同的方式49描述PCI总线中基本概念不正确的句子是（）。APCI总线是一个与处理器无关的高速外围设备BPCI设备一定是主设备CPCI总线的基本传输机制是猝发式传送D系统中只允许有一条PCI总线50当前的CPU由（）组成。A控制器B控制器、运算器、cacheC运算器、主存D控制器、ALU、主存51流水CPU是由一系列叫做“段”的处理部件组成。和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力（）。A具备同等水平B不具备同等水平C小于前者D大于前者52为确定下一条微指令的地址，通常采用断定方式，其基本思想是（）。A用程序计数器PC来产生后继微指令地址B用微程序计数器µPC来产生后继微指令地址C通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D通过指令中指定一个专门字段来控制产生后继微指令地址53用于对某个寄存器中操作数的寻址方式为（）。A直接B间接C寄存器直接D寄存器间接54程序控制类的指令功能是（）。A进行算术运算和逻辑运算B进行主存与CPU之间的数据传送C进行CPU和I/O设备之间的数据传送D改变程序执行的顺序55指令周期是指（）。ACPU从主存取出一条指令的时间BCPU执行一条指令的时间CCPU从主存取出一条指令加上执行一条指令的时间D时钟周期时间56CPU中跟踪指令后继地址的寄存器是（）。A地址寄存器B程序计数器C指令寄存器D通用寄存器57某寄存器中的数值为指令码，只有CPU的（）才能识别它。A指令译码器B判断程序C微指令D时序信号58在集中式总线仲裁中，（）方式响应时间最快，（）方式对（）最敏感。A独立请求方式B计数器定时查询方式C菊花链方式D电路故障59从以下有关RISC的描述中，选择正确的答案（）A采用RISC技术后，计算机的体系结构又恢复到早期的比较简单的情况。B为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的。CRISC的主要目标是减少指令数。DRISC设有乘、除法指令和浮点运算指令。60同步通信之所以比异步通信具有较高的传输频率，是因为同步通信（）A不需要应答信号B总线长度较短C用一个公共时钟信号进行同步D各部件存取时间比较接近61采用串行接口进行7位ASCII码传送