搜索
74L192;◆CPU为加计数时钟输入端，CPD为减计数时钟输入端。◆LD为预置输入控制端，异步预置。◆CR为复位输入端，高电平有效，异步清除。◆CO为进位输出：1001状态后负脉冲输出，◆BO为借位输出：0000状态后负脉冲输出。74ls192引脚图:74ls192功能表：向左转|向右转真值表：向左转|向右转1、74LS192是可预置的十进制同步加/减计数器，计数器初始状态与减法还是加法无关。2、计数器有清零引脚MR，清零后，不论出于加减状态，计数器输出均为0。3、计数器还具有加载功能，加载后，计数器不论原先是什么值，输出为加载值。4、不进行清零和加载操作，计数器一直循环计数，无所谓从哪里开始。5、减法计数时，0变9时，借位输出有效，从这个角度讲，可以认为从9开始，就如加计数是9变0时进位，可以认为从0开始在LD为高电平时输出端则输出为你设置的那个数。