南京邮电大学2017数电A复习

数字电路与逻辑设计A复习概要20172【试卷情况及复习方法】•校级教考分离；•试卷内容涉及到第1章~第8章大部分知识点；•每份试卷——8~10道题目。其中，第1道为选择题或填空题（20~25分），其余为大题（75~80分）；复习建议：•选择题或填空题：第1章~第8章的基本概念；•大题及其题型：课后习题和例题，或稍有改动。3涉及题型：选择填空题。基本要求：1.数制、码制的基本概念;2.常用数制(二、八、十、十六进制)的表述及相互转换的方法;3.常用二进制码(自然二进制码、格雷循环码、奇偶校验码)和二-十进制BCD码(8421BCD、5421BCD、余3BCD、格雷BCD码)的表述以及相互转换；4.小数的精度及转换位数的确定；5.8421BCD的加减法运算。常见题型：数制的转换(位数及精度)、码制的转换1.数码与数制（5%）42-n0.1％，解：设二进制数小数点后有n位小数，则其精度为2-n。例：(0.39)10=(?)2，要求精度达到0.1％。解得n10。所以(0.39)10=(0.0110001111)2。由题意知：例:(0.4526)10=(?)2,要求转换后精度不低于原精度。解：原精度为10-4，设转换后为n位小数，则10-42-n，解得：n(4lg10)/lg2=13.3，取整n=14(0.4526)10=(0.01110011111111)21.数码与数制5*有权码：代码中的每一位都有固定权值8421BCD、5421BCD、2421BCD、631-1BCD*无权码：无固定位权余3码、余3循环码、8421奇校码、格雷码(注意：格雷循环码、格雷BCD码)二进制码:B=B3B2B1B0循环码:G=G3G2G1G0则Gi=Bi+1Bi例如:(1011)B(1110)G；(1010)B(1111)G1.数码与数制Bi-1=Gi-1Bi,最高位Bn-1=Gn-12.BCD码：用4位二进制数表示0~9共10个十进制数。1.二进制码：n位二进制数表示2n个码。6例：试用8421BCD码完成下列十进制数的运算。843348=(100001000011)8421BCD(001101001000)8421BCD=01001111101101100110=(010010010101)8421BCD=495例：用8421BCD、余3码代码表示(123)10，(1011.01)2：(123)10=(000100100011)8421BCD(1011.01)2=(11.25)10=(00010001.00100101)8421BCD(123)10=(010001010110)余3BCD(11.25)10=(1011.01)2=(01000100.01011000)余3BCD1.数码与数制按位修正72.逻辑代数理论及电路实现（15%）涉及题型：选择填空题、分析计算题。基本要求：1.逻辑代数的基本概念、基本公式、基本规则；2.逻辑函数的描述方式(最小项、真值表、表达式、卡诺图、电路图)及其相互转换方法；3.逻辑函数最简与或式的公式/卡诺图化简；4.非完全描述逻辑函数的概念、运算规则及化简；5.CMOS与非门、或非门、三态门、OD门的逻辑分析。常见题型：1.完全/非完全描述逻辑(公式法/4变量以下K图)化简；2.MOS电路逻辑功能分析、表达式。8YABABY&YABABY11&CDABYABCDYYABABY=1YABABY=AB=A⊙BAB=A⊙B含义2.逻辑代数理论及电路实现9FVDDAFVDDBAFVDDBAABF=BAF=AF=2.逻辑代数理论及电路实现AFVDD=A101ABVDDTGF1ABFVDD解：当B=0时，当B=1时，F=A；F为高阻态。解：当B=0时，当B=1时，F为高阻态。F=A；2.逻辑代数理论及电路实现负载传输门111.合并相邻项公式AB+AB=A2.消项公式A+AB=A3.消去互补因子公式A+AB=A+B4.多余项（生成项）公式AB+AC+BC=AB+AC反变量吸收混合变量吸收合并原变量吸收5.代入规则6.反演规则7.对偶规则例：若EDCBAF=EDCBAF=EDCBAF=例：A+BCD=(A+B)(A+C)(A+D)2.逻辑代数理论及电路实现CDAB=)(FEDABCDAB例：CABCDECABAB=例：则12ikmFmFnki===)(,,122则）若（==kimFmF则若）（,1例：=),,(),,(643mCBAF=)?(),,(mCBAF=)7,5,2,1,0(),,(mCBAF=)7,6,5,2,0(),,(mCBAF求=)4,2,1(),,(mCBAF=)7,6,5,3,0(),,(mCBAF得例：得以外的所有正整数）中除了为（ikn)-(~1202.逻辑代数理论及电路实现两个基本定理：13约束条件==0ABCACBAF例：CABCACBACACBAF===表达式化简：BCA1000111100001011分析：AB=ABC+ABC=0含义：AB=0表示A与B不能同时为1,则AB=11所对应的最小项应视为无关项。2.逻辑代数理论及电路实现140=DCB+AD+ABCD+ABCDCB+ADCD+ABCBACD+BADCBABCDADCBAY给定约束条件为：=例：2.逻辑代数理论及电路实现00011110000100101011010100001111000010010101101010ABCD15例：判断一位十进制数是否为偶数？写出逻辑式。假设：偶数时输出Y为1，奇数时输出Y为0。00111101100010110100000111001001001000011100010000YABCDYABCDABCD00011110000111101001100110),,,,,(),,,,(),,,(15141312111086420=mDCBAF2.逻辑代数理论及电路实现11110011111101011011010010111001010010110001110101001001001000011100010000YABCDYABCD163.组合逻辑电路（20%）涉及题型：选择填空题、分析计算题。基本要求：1.完全状态或非完全描述，SSI组合逻辑电路的分析与双轨输入时逻辑电路的设计；2.常见MSI组合电路(译码器、数据选择器、数据比较器、加法器)及其应用；3.MSI电路（74138、74151）实现组合逻辑；4.组合电路中的竞争冒险现象，以及消除冒险的方法。常见题型：1.功能描述真值表设计SSI组合逻辑电路2.MSI组合电路（74138/74151）实现组合逻辑2.MSI组合电路（74138/74151/74283/7485）电路分析17例：有三个班学生上自习，大教室能容纳两个班学生，小教室能容纳一个班学生。设计两个教室是否开灯的逻辑控制电路，要求如下：(1)一个班学生上自习，开小教室的灯。(2)两个班上自习，开大教室的灯。(3)三个班上自习，两教室均开灯。ABCYG0000010100111001011101110001011001101011解：设输入变量A、B、C分别表示三个班学生是否上自习,1表示上自习,0表示不上自习;输出变量Y、G分别表示大教室、小教室的灯是否亮,1表示亮,0表示灭。3.组合逻辑电路18接上题ABACBCY=ABCCBACBACBAG=)⊙CBACBA()(=CBA=BCA0001011011100111Y0001011110YBCA010001010111101010G00011110G&Y＝1≥1G&&＝1&AB&&1C3.组合逻辑电路19例：试用与非门设计一个组合电路，接收一位8421BCD码B3B2B1B0，仅当2B3B2B1B07时，输出Y为1。0101B10100010B11100111111010001111011001000001001Y1101100000B101101110001000011023B1111YB32BB10B0120212BBBBBBBY=0120212BBBBBBB=3.组合逻辑电路20例：A2A1A0为三列火车，F2F1F0为对应的信号灯。火车在发车前须提出发车请求，若对应的信号灯亮，则允许发车；否则不允许。若三列火车同时提出发车请求，则按A2A1A0优先顺序发车。要求：用真值表和逻辑表达式描述该系统的功能。A2A1A0F2F1F010100100010001000100122)7,6,5,4(),,(=mAAAF00121)3,2(),,(=mAAAF010120),,(=mAAAF解：设A2,A1,A0为输入变量，F2,F1,F0为函数。火车提出发车请求时,相应的输入变量取1;反之取0。允许发车时，相应的函数取1；反之，取0。请求优先级：A2A1A03.组合逻辑电路21例：用74138设计一个多输出组合网络,它的输入为A、B、C三个变量，输出为下面三个函数。CBAFCAFCBACF===3213131317654207654202YYmmmmmmmmmmmmmmmmCACBAF======),,(003),,(YmCBACBACBAF====7517517511YYYmmmmmmCBACCBAF====),,(以外的所有正整数）中除了为（ikn)-(~120==kimF,mF则若3.组合逻辑电路74138集成译码器——最小项反码输出！22CBAVCCYYYYYYYYAAAEEE2112A012345677413802B&F&FF12301B2A21===EEE31312YYmmCBAF==),,(003YmCBAF==),,(7517511YYYmmmCBAF==),,(3.组合逻辑电路【问题】如何实现F1(C,B,A)、F2(C,B,A)、F3(C,B,A)？23Y11选择信号（3位）Y1Y274LS153(1)(2)BAY1Y274LS153(1)(2)BA2D02D12D22D32D02D12D22DEN21D01D11D21D31D011D21D3EN1D1D70D2D3D45D61D23D5A0A1A211==30iiiDmEN=0时,Y=A1A0D0+A1A0D1+A1A0D2+A1A0D3ENY=A1A0D0+A1A0D1+A1A02+A1A0D33.组合逻辑电路使能端地址输入端数据输入端输出端YAADENDD0123四选一01DMUX24例如：用74151设计函数F=AB+AC(1)若C,B,A分别接A0,A1,A2,得到两个卡诺图,则相应电路如图所示：D6D7D5D41D2D3D1D0010110100A2A1A0YD6D7D5D41D2D3D1D0010110100A2A1A0YDDDD013412D74151DAAA20ENY567DDVCCABCF分析：110110000010110100ABCF3.组合逻辑电路F(A,B,C)25D6D7D5D41D2D3D1D0010110100A2A1A0Y(2)若C,B,A分别接A2,A1,A0,得到两卡诺图，则相应的电路图如图所示：DDDD013412D74151DAAA20ENY567DDVCCCBAF010010110010110100CBAF=AB+AC【注意】选择地址不同，所得电路输出可能不同！！3.组合逻辑电路F(C,B,A)26函数有4个输入变量，而74151的地址端只有3个，即A2、A1、A0，故须对函数的卡诺图进行降维。000101011110000101010010110100ABCDD6D7D5D41D2D3D1D0010110100A2A1A01D00100DD010110100ABC=)8,7()14