搜索
课程设计名称：电子技术课程设计题目：数字电子钟逻辑电路设计学期：2012-2013学年第2学期专业：电气工程及其自动化班级：姓名：学号：指导教师：曹媛辽宁工程技术大学课程设计成绩评定表评定标准评定指标标准评定合格不合格单元电路及整体设计方案合理性正确性创新性仿真或实践是否进行仿真或实践技术指标或性能符合设计要求有完成结果设计报告格式正确内容充实语言流畅标准说明：以上三大项指标中，每大项中有两小项或三小项合格，视为总成绩合格。总成绩日期2013年6月26日课程设计任务书一、设计题目数字电子钟逻辑电路设计二、设计任务用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下：1.由晶振电路产生1Hz标准秒信号。2.秒、分为00～59六十进制计数器。3.时为00～23二十四进制计数器。4.周显示从1～日为七进制计数器。5.可手动校时：能分别进行秒、分、时、日的校时。6.有整点报时功能。三、设计计划电子技术课程设计共1周。第1天：查找相关资料；第2天：确定总体方案；第3天：器件选择；第4天：设计硬件电路；第5天：整理报告。四、设计要求1．确定原理方框图。2．画出整个系统电路原理图。3．对所设计的电路进行分析。4．心得体会。指导教师：曹媛时间：2013年6月27日摘要通过计数器可组成不同进制的计数器，然后经过译码器译码器驱动即可显示出所需要的结果。本设计就是运用所学集成电路的工作原理和使用方法，在单元电路的基础上进行小型数字系统设计的一个数字电子时钟，可完成0时00分00秒～23时59分59秒和周0～周7的计时功能。利用晶体振荡器产生秒脉冲，接着利用74HC161进行进制计算，再经过74LS48译码器显示输出，并可使用K1、K2、K3、K4实现调整时间的功能，而且还有整点报时功能，最后形成一个功能完善的数字电子钟。关键词：计数器；译码器；数字电子钟；晶体振荡器；74HC161；74LS48目录综述...................................................................................................................................................................11系统原理...................................................................................................................................................22方案设计与分析...................................................................................................................................32.1时间脉冲产生电路..........................................................................................................................32.2分频器电路..........................................................................................................................................42.3时间计数器电路...............................................................................................................................52.4译码驱动及显示单元电路..........................................................................................................72.5校时电路...............................................................................................................................................72.6报时电路...............................................................................................................................................83仿真结果极其分析..............................................................................................................................83.1仿真..........................................................................................................................................................93.2结果分析...............................................................................................................................................94数字电子钟总电路图.......................................................................................................................10课程设计体会.............................................................................................................................................11参考文献......................................................................................................................................................12辽宁工程技术大学电子技术课程设计-1-综述数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。数字钟适用于自动打铃、自动广播，也适用于节电、节水及自动控制多路电器设备。它是由数子钟电路、定时电路、放大执行电路、电源电路组成。为了简化电路结构，数字钟电路与定时电路之间的连接采用直接译码技术。具有电路结构简单、动作可靠、使用寿命长、更改设定时间容易、制造成本低等优点。从有利于学习的角度考虑，这里主要介绍以中小规模集成电路设计数字钟的方法。数字电子钟逻辑电路设计-2-1系统原理数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。图1所示为数字钟的一般构成框图[1]。图1系统原理框图⑴晶体振荡器电路：晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。⑵分频器电路：分频器电路将32768Hz的高频方波信号经15次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。⑶时间计数器电路：时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器，还有日个位计数器电路构成。其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器，日个位计数器为7进制计数器。⑷译码驱动电路：译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。⑸整点报时电路：一般时钟都应具备整点报时电路功能,即在时间出现整点时,数字钟辽宁工程技术大学电子技术课程设计-3-会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示。2方案设计与分析数字电子钟逻辑电路由时间脉冲产生电路、分频器电路、时间计数器电路、译码驱动电路、显示单元电路、校时电路和报时电路组成。2.1时间脉冲产生电路晶振引脚的内部通常是一个反相器,或者是奇数个反相器串联。在晶振输出引脚XO和晶振输入引脚XI之间用一个电阻连接,对于CMOS芯片通常是数M到数十M欧之间.很多芯片的引脚内部已经包含了这个电阻,引脚外部就不用接了。这个电阻是为了使反相器在振荡初始时处与线性状态,反相器就如同一个有很大增益的放大器,以便于起振。石英晶体也连接在晶振引脚的输入和输出之间,等效为一个并联谐振回路,振荡频率应该是石英晶体的并联谐振频率。晶体旁边的两个电容接地,实际上就是电容三点式电路的分压电容,接地点就是分压点.以接地点即分压点为参考点,振荡引脚的输入和输出是反相的,但从并联谐振回路即石英晶体两端来看,形成一个正反馈以保证电路持续振荡。在芯片设计时,这两个电容就已经形成了,一般是两个的容量相等,容量大小依工艺和版图而不同,但终归是比较小,不一定适合很宽的频率范围。外接时大约是数PF到数十PF,依频率和石英晶体的特性而定。并且，这两个电容串联的值是并联在谐振回路上的,会影响振荡频率.当两个电容量相等时,反馈系数是0.5,一般是可以满足振荡条件的,但如果不易起振或振荡不稳定可以减小输入端对地电容量,而增加输出端的值以提高反馈量。石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间。本系统中；选取R=10MΩ，选取C1=C2=30pF[2]。根据设计要求，时间脉冲信号由晶振电路产生，所以方案只有晶振电路，因此用晶体振荡器组成时间脉冲产生电路作为时间标准信号源。数字电子钟逻辑电路设计-4-图2石英晶体振荡器2.2分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为15，即实现该分频功能的计数器相当于15级2进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极2进制计数电路CD4060和CD4040来构成分频电路。CD4060和CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振