数字集成电路参数测试仪报告

1重庆大学本科学生课程设计指导教师评定成绩表学号指导教师学院通信工程学院专业集成电路设计与集成系统学生姓名课程设计题目数字集成电路参数测试仪指导教师评语课程设计成绩指导教师签名：年月日说明：1、学院、专业、年级均填全称。2、本表除评语、成绩和签名外均可采用计算机打印。2重庆大学本科学生课程设计任务书说明：1、学院、专业、年级均填全称。2、本表除签名外均可采用计算机打印。本表不够，可另附页，但应在页脚添加页码。课程设计题目数字集成电路参数测试仪学院通信工程学院专业集成电路设计与集成系统年级、班2010级集成电路1班设计要求：设计制作一个74系列中小规模数字集成电路参数测试仪基本要求：(1)能对74系列中小规模数字集成电路的VIH(min),VIL(max),VOH,VOL,IIL,IOL等参数指标进行单项自动测试；(2)测量参数项目及指标要求(VCC=5V)；(3)测试项目有对应的指示，所测试的数值通过LCD屏显示；(4)程序实现通过VHDL设计；发挥要求：(1)能设置集成电路参数标准值,并判断所测参数是否达标；(2)采用示波器作为显示器,测试数字集成电路的电压传输特性,能显示完整的传输特性曲线;从屏幕上读出的指标；(3)其他；学生应完成的工作：1、方案确定2、硬件原理图绘制3、硬件电路板的制作4、软件方案的实现5、软硬件方案联合调试，实现脱机调试参考资料：1、郑一力Protel99SE电路设计与制版入门与提高人民邮电出版社20082、潘松黄继业EDA技术实用教程科学出版社20063、何伟现代数字系统实验及设计重庆大学出版社2005课程设计工作计划：1、第一周：方案确定，列元器件清单并领取；2、第二周：硬件电路板的制作，熟悉FPGA使用和VHDL编程设计；3、第三周：软件方案实现，并分别调试个硬件模块；4、第四周：软硬件综合联合调试，并进行发挥部分设计。任务下达日期年月日完成日期年月日指导教师（签名）学生（签名）3目录一、设计目的.......................................5二、设计要求.......................................5三、方案设计与论证比较.............................5四、硬件设计.......................................64.1、DA模块THS5651工作原理及电路设计4.2、放大模块14.3、ADC0809工作原理及电路设计4.4、Iil模块4.5、Iol模块4.6、12864模块五、软件设计.....................................5.1、数值显示模块5.1.1、分频模块5.1.2十位数据波形发生模块5.1.3去抖模块5.1.4文本显示模块5.1.5按键切换模块5.1.6ADC0809驱动模块5.2图形显示模块5.2.1输入输出电压采样模块45.2.2输入输出电压数据转换模块5.2.3显示模块5.2.4波形显示的整体电路六、系统功能测试及结果..............................6.1测试方法6.1.1Vol,Voh,Vil,Vih的测试方法6.1.2Vil的测试方法6.1.3Vol的测试方法6.2测试结果6.3测试精度分析七、设计过程总结与体会...........................参考文献........................................附件一系统电路图：附件二元器件清单：附件三5一、设计目的在当今社会中，电子技术发展迅速，数字集成电路的应用广泛，而74系列逻辑芯片在数字电路中又有着非常广泛的应用，因而数字电路设计中必须要求所用的数字电路芯片逻辑功能完整，但在数字电路芯片测试中又有很多不便，实际测试较繁琐。针对上述需要，我们针对常用的74系列逻辑芯片设计了一种数字电路芯片测试仪，用来检测常用74系列芯片的型号和逻辑功能的好坏，从而给数字电路的设计、制作带来方便。通过本次综合设计，要求同学学会基本的电路搭建和焊接。能够设计简单的应用系统，并对所建立的系统进行分析。二、设计要求基本要求：1、能对74系列中小规模数字集成电路的VIH（max）、VIL（min）、VOH、VOL、IIL、IOL等参数指标进行单项自动测试。2、能对所参数进行显示，在QC12864B显示屏进行数字化显示。3、要求数模转换精度高。4、版图设计合理、美观，布局合理。资源节约。布线要求易读，无太大弯折。电路板的焊点要求结实，电接触良好、稳定度高。5、软件设计要求可读性高，可靠性高，逻辑合理。采样合理，具有代表性。扩展要求：1、对波形进行采样处理，通过ROM在12864上显示波形。2、用鼠标对波形的数值显示进行操作，控制鼠标所对应的曲线位置显示出该点的数值。三、设计方案论证与比较设计方案本方案通过FPGA给DA模块发送数字信号，从而产生连续性较好的模拟信号，然后输7404芯片。再用AD模块采集7404输出端的电压，讲采集的数字进行处理运算，从而实现对7404各路反相器的逻辑电路进行VOL、VIL、VOH、VIH、6IOL、IOH等参数的测试。测试的结果讲显示在12864液晶显示屏上，显示分为数字化显示和传输线显示。方案论证1、FPGA采用Cyclon系列的EP1C6Q240C8，该芯片提供5980个逻辑单元和92106b的存储容量单元，综合考虑满足设计的基本需求。2、DA模块采用10线的THS5651A1，它提供一个全面差分输出电流为20mA和大于300KW的输出阻抗，同时支持单端和差分应用。输出电流可以直接联储向负载没有额外的外部输出缓冲器需要，设计方便。3、放大级，为了满足DA模块输出电压有5V的压降要求，所以需加入一个放大级。4、AD模块采用ADC0809CCN，八位的A/D转换器。方案比较该设计采用12864作为显示模块，12864相比于1602区别在于有很多优点。首先12864功能多与1602,12864频幕明显大于1602，12864不仅能显示字符，而且还能够显示图像。明显1602达不到这个功能。虽然12864优先于1602，但是12864的指令却和1602相似所以选择12864更为明智。四、硬件设计4.1DA模块，THS5651工作原理及电路设计THS5651是一个10位分辨率的数字模拟转换器（DAC）特别适合用于数字数据传输的有线和无线通信系统。其输入数字量的最低有效位发生变化时，所对应的输出电流的变化量即为它的精度，它反映了输出模拟量的最小变化值。10位的THS5651芯片管脚如下：7其参考电压为3.3V，输出为差分电流信号，准确片上基准和控制放大器允许用户调整这个输出电流20mA到2mA，2mA，无显著退化的表现。这降低能源消耗，同时可以提供20dB增益范围控制能力。另外，一个外部参考电压和控制放大器可用于在应用程序使用的是乘法数模转换器。输出电压范围为1.25V。各引脚作用：AGND20模拟电路接地AVDD24模拟电源电压（4.5V－5.5V）CLK28外部时钟输入，输入数据的上升沿锁存时钟COMP223内部偏置节点，需要0.1中频解耦电容D[9:0][1:10]数据输入端口，D9是最重要的数据位（最高有效位），D0是最重要的数据位（LSB）DGND26数字电路接地DVDD27数字电源电压（3V-5.5V)EXTIO17作为外部参考输入时，内部参考禁用（即EXTL0=AVDD)。作为内部基准输出时（即EXTL0=AGND），需要0.1中频解耦电容AGND时作为参考输出。EXTLO16内部参考地面，连接到AVDD禁用内部参考源IOUT122数模转换器电流输出。全面当所有的输入位设置为1.IOUT221补充数模转换器电流输出，全面当所有输入位为0.8MODE25模式选择。内部下拉。模式0被选中，如果该信号是左浮动或连接到DGND，可见时序图NC[11:14]没有联系SLEEP15异步硬件断电投入，主动式高，内部下拉，需要5ms，关闭需要3ms。一般接法如下：本次设计使用的核心板已经集成了THS5651模块，直接使用即可。4.2放大模块4.3ADC0809模块工作原理即电路设计ADC0809是带有8位A/D转换器、8路多路开关以及微处理机兼容的控制逻辑的CMOS组件。ADC0809内部由一个8路模拟开关、一个地址锁存与译码器、一个A/D转换器和一个三态输出锁存器组成。多路开关可选通8个模拟通道，允许8路模拟量分时输入，共用A/D转换器进行转换。三态输出锁存器用于锁存A/D转换完的数字量，当OE端为高电平时，才可以从三态输出锁存器取走转换完的数据。9其管脚图如下：D7-D0：8位数字量输出引脚。IN0-IN7：8位模拟量输入引脚。VCC：+5V工作电压。GND：地。REF（+）：参考电压正端。REF（-）：参考电压负端。START：A/D转换启动信号输入端。ALE：地址锁存允许信号输入端。（以上两种信号用于启动A/D转换）.EOC：转换结束信号输出引脚，开始转换时为低电平，当转换结束时为高电平。10OE：输出允许控制端，用以打开三态数据输出锁存器。CLK：时钟信号输入端（一般为500KHz）。A、B、C：地址输入线。ADC0809对输入模拟量要求：信号单极性，电压范围是0－5V，若信号太小，必须进行放大；输入的模拟量在转换过程中应该保持不变，如若模拟量变化太快，则需在输入前增加采样保持电路。地址输入和控制线：4条ALE为地址锁存允许输入线，高电平有效。当ALE线为高电平时，地址锁存与译码器将A，B，C三条地址线的地址信号进行锁存，经译码后被选中的通道的模拟量进入转换器进行转换。A，B和C为地址输入线，用于选通IN0－IN7上的一路模拟量输入。通道选择表如下表所示。CBA选择的通道000IN0001IN1010IN2011IN3100IN4101IN5110IN6111IN7数字量输出及控制线：11条ST为转换启动信号。当ST上跳沿时，所有内部寄存器清零；下跳沿时，开始进行A/D转换；在转换期间，ST应保持低电平。EOC为转换结束信号。当EOC为高电平时，表明转换结束；否则，表明正在进行A/D转换。OE为输出允许信号，用于控制三条输出锁存器向单片机输出转换得到的数据。OE＝1，输出转换得到的数据；OE＝0，输出数据线呈高阻状态。D7－D0为数字量输出线。CLK为时钟输入信号线。因ADC0809的内部没有时钟电路，所需时钟信号必须由外界提供，通常使用频率为500KHZ。11VREF（＋），VREF（－）为参考电压输入。本次设计中只需要3路电压输入，即经过反相器的电压输入，和Iil，IOl转换过来的电压输入。为方便电路连接，电路设计时使用的是IN4,IN5,IN6三个输入。VREF（＋）接正5V电源，VREF（－）接地。ALE,EOC,OE,ST等控制管脚和D7—D0都接入FPGA，由程序控制。原理图如下：4.4Iil测试模块反相器输入低电平电流Iil测试方法是在输出端悬空，输入端串接一个电阻，考虑电阻对输入电压的影响，应当尽量小，故选用10欧姆电阻。但是由于反相器输入电阻无穷大，小电阻上的压降将非常小，因此采用差分运算电路把电阻上的压降进行放大，在传入AD模块采集后传给FPGA，由程序处理得到电阻上的压降再除以电阻得到电流。12为了得到较大的放大倍数，RF取100K，R1和R1’用100K的滑动变阻器，可以获得较大的调整范围。的计算公式：。4.5Iol测试模块反相器输出低电平电流Iol的测试方法与Iil的测试类似，都是通过检测出串联电阻的压降用差分运算电路放大后传入AD，在采集进入FPGA处理，求得流过电阻的电流。差分运算电路同样RF取100K，R1和R1’用100K的滑动变阻器，只是，测Iil时是输出悬空，输入端加上Vil的电压时流过电阻的电流，而Iol是输入悬空，从反相器输出端施加Vol的电压时流过电阻的电流。电路设计时，以上两个模块在同一片运放芯片TL084上，故在此一起给出原理图