VLSI设计基础-复习题与思考题

“VLSI设计基础”复习题与思考题选用教材：VLSI设计基础”李伟华编著电子工业出版社2002年10月第一版参考教材半导体集成电路”，张开华编著，东南大学出版社，1995年7月第一版。第1章“VLS工设计基础概述”复习题与思考题(p.1~3)第2章“MOS器件与工艺基础”复习思考题(p.4~9)第3章“工艺与设计接口”复习思考题(p.10)第4章“晶体管规则阵列设计技术”复习思考题(p.10~13)第5章“单元库设计技术”复习思考题(p.13~17)第6章“微处理器”复习思考题(p.17~22)第7章“集成电路的测试”复习思考题(p.22~23)第1章“VLS工设计基础概述”复习题与思考题1.为什么CMOS（含BiCMOS）工艺成为VLSI主流工艺？其最大特点是什么？在微电子技术领域，集成电路的制造有两个主要的实现技术：双极技术与MOS技术。CMOS以其结构简单，集成度高，耗散功率小等优点，成为当今VLSI制造的主流技术。其最大特点是耗散功率小。2.双极工艺还有用武之地吗？双极技术是以NPN与PNP晶体管为基本元件，融合其他的集成元件构造集成电路的技术方法。双极器件以其速度高和驱动能力大，高频、低噪声等优良特性，在集成电路的设计制造领域，尤其是模拟集成电路的设计制造领域，占有一席之地。但双极器件的耗散功率比较大，限制了它在VLSI系统中的应用。3.以你的体会，你认为集成电路设计师应具备哪些基本技术基础？设计者必须具备下列的技术基础：电路与逻辑没计技术基础，器件与工艺技术基础，版图设计技术基础和集成电路计算机辅助设计技术基础。除此之外，设计者还应具备对电路、逻辑、器件、工艺和版图的分析能力。4.简要说明描述集成电路技术水平5大指标的含义。大指标的含义。当前国内和国际上集成电路产业在特征尺寸及晶园尺寸方面各达到什么水平？寸及晶园尺寸方面各达到什么水平？1集成度是以一个IC芯片所包含的元件(晶体管或门/数)来衡量，集成度特征尺寸特征尺寸定义为器件中最小线条宽度(对MOS器件而言，通常指器件栅电极所决定的沟道长度的几何长度)，芯片芯片面积大小，晶片直径晶片直径大小，封装引脚数封装引脚数多少。面积封装引脚数国内：0.25μm,8英寸(20cm)，国际：0.13μm,12英寸(30cm)。5.微米级、亚微米级、深亚微米级各指什么尺寸，举例说明之。微米级、亚微米级、深亚微米级各指什么尺寸，举例说明之。微米级(micro-M)（3μm、2μm〔1985年〕、1.5μm、1μm〔1989年〕、）亚微米级（submicro-SM）（0.7μm、0.5μm〔1993年〕）发展到深亚微米（deepsubmicro-DSM）（0.35μm〔1997年〕、0.25μm、0.18μm〔2001年〕、0.13μm），超深亚微米或亚0.1μm〔2005年〕（verydeepsubmicro-VDSM）。6.简要说明深亚微米电路设计对设计流程的影响。简要说明深亚微米电路设计对设计流程的影响深亚微米电路设计对设计流程的影响。在深亚微米级电路设计中的一个突出矛盾是时序问题。到了深亚微米水平，互连线的延迟将超过门延迟。要求在逻辑设计过程中引入物理设计阶段的数据；如何把布局布线工具、寄生参数提取工具的时序分析统计工具集成到逻辑综合中去。还有一个功耗问题必须考虑。总之是要求将前端设计和后端设计及测试融为一体。7.为什么说嵌入式SoC的设计代表了高科技的设计方法和软硬件系统？的设计代表了高科技的设计方法和软硬件系统？嵌入式SoC是集系统性能于一块芯片上的系统组芯片，它通常含有一个或多个微处理器IP核（CPU），有时再增加一个或多个DSPIP核，以及多个或几十个的外围特殊功能模块，和一定规模的存储器（RAM，ROM）等。针对应用所需的性能将其设计集成在芯片上，而成为系统操作芯片。芯片的规模常常可以达到数百万门甚至上千万门以上，所以嵌入式SoC是满足应用的系统组成的集成电路产品。嵌入式SoC一方面要满足复杂的系统性能的需要，另一方面也要满足市场上日新月异的对新产品的需求，因此嵌入式SoC的设计代表了高科技的设计方法和软硬件系统8.IP的基本定义是什么？的基本定义是什么？IP核即知识产权产品是在集成电路设计中，IP特指可以通过知识产权贸易，在各设计公司间流通的完成特定功能的电路模块。9.分别说明硬IP、软IP、固IP的主要特征。的主要特征。、、硬IP，也是针对某一工艺完成的版图设计，并经过后仿真和投片验证。硬核已完成了全部的前端和后端设计，制造也已确定。它的特点是灵活性最小，知识产权的保护比较简单。软IP是包括逻辑描述、网表和不能物理实现的用于测试的文档(testbenchfile)方式存在的IP，是一段可综合的高级语言（用C语言或硬件描述语言完成）源程序，用于功能仿真。在进行电路设计时，可以改动IP的内部代码以适应不同的电路需要，或者IP本身就带有各种可设置的参数来调整具体的功能。固核是一种介于软核和硬核之间的IP，通常以RTL代码和对应具体工艺网表的混合形式提供。固核既不是独立的，也不是固定的，它可根据用户要求进行修改，使它适合用于某种可实现的工艺过程。固核允许用户重新确定关键的性能参数。10.嵌入式IP核与通用IP模块各有什么特点？模块各有什么特点？嵌入式IP核指可编程IP模块，主要是CPU与DSP，通用模块则包括存储器、存储控制器，通用接口电路，通用功能模块等。IP模块的这种划分，通常是基于商业方面的考虑，按业界的一般观点，提供嵌入式IP核的供应商有比较大的利润空间，而且生存环境较好。211.分别说明CPU核与DSP核，存储器核、存储控制器核，通用接口电路核，通用功能模块存储器核、存储控制器核，通用接口电路核，核各属于哪种类型？核各属于哪种类型？CPU核与DSP核，存储器核--硬IP；存储控制器核，通用接口电路核，通用功能模块核--软IP。虚拟插座接口联盟想解决什么问题？12.虚拟插座接口联盟想解决什么问题？1)从IP模块的提供者来看，问题是如何设计商用IP，如何进行恰当的描述使得既能方便使用者进行再利用又不暴露知识产权的秘密，以及如何对IP模块进行维护，使它适应技术的发展；2)从IP模块的使用方面来看，问题是通过什么渠道可以找到所需要的IP模块，如何对它进行评估，验证，如何能够购买到。如何正确使用以及许多标准化的问题。什么是摩尔定律？13.什么是摩尔定律？集成电路的集成度大约每三年就要翻两番，集成电路的特征尺寸则是每三年以0.7的比率缩小。14.说明如下30个英文缩写字的含义个英文缩写字的含义（不要求写英文全称）：MOSFET金属-氧化物-半导体场效应晶体管IC集成电路LSI大规模集成电路VLSI超大规模集成电路ULSI特大规模集成集成电路GSI巨大规模集成集成电路SDM深亚微米VSDM超深亚微米SoC系统集成或片上系统IP知权模块I/O输入/输出CPU中央处理器DSP数字信号处理器BIST内建自测试CMOS互补金属-氧化物-半导体集成电路BiCMOS双极-互补金属-氧化物-半导体兼容集成电路MEMS微机电系统MOEMS微光机电系统BioMEMS生物微机电系统VSIA虚拟插座接口联盟VCX虚拟部件交易所CAD计算机辅助设计CAE计算机辅助工程EDA电子设计自动化VHDL硬件描述语言ASIC面向特定应用的集成电路ASSP标准专用电路CIF由美国加州工学院开发的版图交换格式PG图形发生器RTL寄存器传输级3器件与工艺基础”第2章“MOS器件与工艺基础”复习思考题1.说明MOS器件的基本工作原理。它与BJT基本工作原理的区别是什么？器件的基本工作原理。基本工作原理的区别是什么？是利用垂直的栅压VGS实现对水平IDS的控制。它是多子（多MOS器件基于表面感应的原理，数载流子）器件。用跨导描述其放大能力。双极型晶体管(BJT)是利用发射结、集电结成的体内器件，由基极电流控制集电极电流的两种载流子均起作用的器件。用电流放大系数描述其放大能力。2.试以栅介质和栅电极的种类对MOS器件进行分类。器件进行分类。当前VLSIMOSIC工艺的主流采用何种工艺？工艺？以SiO2为栅介质时，叫MOS器件，这是最常使用的器件形式。历史上也出现过以Al2O3为栅介质的MAS器件和以Si3N4为栅介质的MNS器件，以及以SiO2+Si3N4为栅介质摸MNOS器件，统称为金属-绝缘栅-半导体器件--MIS器件。以Al为栅电极时，称铝栅器件。以重掺杂多晶硅(Poly-Si)为栅电极时，称硅栅器件。它是当前MOS器件的主流器件。3.为什么说硅栅工艺优于铝栅工艺？为什么说硅栅工艺优于铝栅工艺？为什么说硅栅工艺优于铝栅工艺硅栅工艺是利用重掺杂的多晶硅来代替铝做为MOS管的栅电极，使MOS电路特性得到很大改善，它使|VTP|下降1.1V，也容易获得合适的VTN值并能提高开关速度和集成度。硅栅工艺使下降容易获得合适的具有自对准作用自对准作用，这是由于硅具有耐高温的性质。栅电极，更确切的说是在栅电极下面的介质自对准作用层，是限定源、漏扩散区边界的扩散掩膜，使栅区与源、漏交迭的密勒电容大大减小，也使其它寄生电容减小，使器件的频率特性得到提高。另外，在源、漏扩散之前进行栅氧化，也意味着可得到浅结浅结。铝栅工艺为了保证栅金属与漏极铝引线之间看一定的间隔，要求漏扩散区面积浅结要大些。而在硅栅工艺中覆盖源漏极的铝引线可重迭到栅区，这是因为有一绝缘层将栅区与源漏极引线隔开，从而可使结面积减少30%-40%。硅栅工艺还可提高集成度，这不仅是因为扩散使结面积减少使结自对准作用可使单元面积大为缩小，而且因为硅栅工艺可以使用“二层半布线”即一层铝布线，“二层半布线”一层重掺杂多晶硅布线，一层重掺杂的扩散层布线。由于在制作扩散层时，多晶硅要起掩膜作用，所以扩散层不能与多晶硅层交叉，故称为两层半布线．铝栅工艺只有两层布线：一层铝布线，一层扩散层布线。硅栅工艺由于有两层半布线，既可使芯片面积比铝栅缩小50%又可增加布线灵活性。当然，硅栅工艺较之铝栅工艺复杂得多，需增加多晶硅淀积、等离子刻蚀工序，而且由于表面层次多，台阶比较高，表面断铝，增加了光刻的困难，所以又发展了以Si3N4作掩膜的局部氧化LOCOS(LocalOxidationIsolationforMOSIC)工艺，或称等平面硅栅工艺。4.扩散条、重掺杂多晶硅和金属布线的性能区别。扩散条、重掺杂多晶硅和金属布线的性能区别。扩散条连线由于其电容较大，漏电流也较大，所以尽量少用，一般是将相应管子的源或漏区加以延伸而成。扩散条也用于短连线，注意扩散条不能跨越多晶硅层，有时把这层连线称为“半层布线”。因硼扩散薄层电阻为30～120Ω/□，比磷扩散的R□大得多，所以硼扩散连线引入的4分布电阻更为可观，扩散连线的寄生电阻将影响输出电平是否合乎规范值，同时也因加大了充放电的串联电阻而使工作速度下降．因此，在CMOS电路中，当使用硼扩散条做连线用时要考虑到这一点。详见下表。器件的输出特性曲线。输出特性曲线的异同。5.画出MOS器件的输出特性曲线。指出MOS器件和BJT输出特性曲线的异同。双极性晶体管的输出特性曲线形状与MOS器件的输出特性曲线相似，但线性区与饱和区恰好相反。MOS器件的输出特性曲线的参变量是VGS，双极性晶体管的输出特性曲线的参变量是基极电流IB。6.画出增强型画出增强型(Enhancement)NMOS晶体管和耗尽型晶体管和耗尽型(Depletion)NMOS晶体管的输出特性曲晶体管的输出特性曲的符号。线。标出它们阈值电压VT(Thresholdvoltage)、夹断电压VP(pinch-off)的符号。的符号耗尽型NMOS晶体管夹断电压VP的符号为负。增强型NMOS晶体管阈值电压VT的符号为正。7.画出增强型NMOS晶体管，耗尽型NMOS晶体管，增强型PMOS晶体管，耗尽型PMOS晶体管，晶体管，晶体管，5晶体管的表示符号。在实际的应用中，晶体管？晶体管的表示符号。在实际的应用中，一般采用哪几种MOS晶体管？在实际的应用中，一般采用增强型NMOS晶体管，耗尽型NM