多功能数字钟的设计仿真与制作

武汉理工大学《电子技术基础（数字部分）》课程设计说明书1多功能数字钟的设计仿真与制作目录1设计任务和功能要求…………………………………….21.1设计任务与要求…………………………………….......21.2功能扩展……………………………………................22总体设计概要……………………………………............23单元电路设计……………………………………............33.1时间脉冲产生电路…………………………………….....33.2时间计时单元……………………………………..........43.3译码与显示电路的设计…………………………………...53.4校时电路的设计……………………………………...........63.5整点报时电路的设计……………………………………..64电路原件参数计算和元器件的选择…………………….75主要芯片介绍……………………………………............85.1十进制计数器74LS90计数器……………………………..85.2CD4511译码器…………………………………….........85.3七段数码管……………………………………............95.4555定时器……………………………………............106多功能数字钟仿真……………………………………....127系统调试……………………………………...................128心得及体会……………………………………...............159参考文献……………………………………...................16武汉理工大学《电子技术基础（数字部分）》课程设计说明书21设计任务和功能要求1.1设计任务与要求（1）设计一个有“时”、“分”、“秒”（23小时59分59秒）显示且有校时功能的电子钟。（2）小时的计时以24制,分和秒以60制。（3）用中小规模集成电路组成电子钟，并在电路板上进行组装、调试。（4）画出框图和逻辑电路图。1.2功能扩展(1)闹钟系统(2)整点报时2总体设计概要数字钟主要分为数码显示器、60进制和24进制计数器、秒脉冲产生电路、校时和报时这几个部分。数字钟要完成显示需要6个数码管，八段的数码管需要译码器械才能显示，然后要实现时、分、秒的计时需要60进制计数器和24进制计数器，在仿真软件中发生信号可以用函数发生器仿真，频率可以随意调整。60进制可由10进制和6进制的计数器串联而成，24进制可由4进制和2进制的计数器串联而成。计数部分再将输出信号送给译码器和BCD数码管构成的显示电路，即可进行时间的输出。频率振荡器可以由晶体振荡器分频来提供，也可以由555定时来产生脉冲并分频为1HZ。但定位于测试时的简便，和检查时的方便特把555定时器的频率调为1013HZ。在实际仿真时，直接用555时基电路产生1HZ时钟脉冲供计数电路使用。有了基本的计时电路后，再用门电路与相关开关、喇叭构成具有报时和调时功能的扩展电路，基本设计框图如图1所示。武汉理工大学《电子技术基础（数字部分）》课程设计说明书3图1多功能数字钟的总体设计方案框图3单元电路设计3.1时间脉冲产生电路的设计方案一：由集成逻辑门与RC组成的时钟源振荡器或由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源，如图2所示。图2用555定时器构成的多谐振荡器方案二:振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时准确程度，通常选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。武汉理工大学《电子技术基础（数字部分）》课程设计说明书4图3石英晶体振荡器如图3所示为电子手表集成电路（如5C702）中的晶体振荡器电路，常取晶振的频率为32768Hz，因其内部有15级2分频集成电路，所以输出端正好可得到1HZ的标准脉冲。本课程设计采取用555定时器构成的多谐振荡器。由555定时器制作的信号发生器器频率的表达式为f=1.43/(R1+R2)*100%为了获得1HZ信号，使R1和R2的阻值匹配，可选择合适的R1、R2、C，使信号发生器的频率为1HZ，因而不再需要分频电路，电路原理仿真图如图4所示，输出波形仿真图如图5所示。图4电路原理仿真图图5输出波形仿真图3.2时间计时单元的设计时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为24进制计数器，其输出为两位8421BCD码形式；分计数和秒计数单示波器武汉理工大学《电子技术基础（数字部分）》课程设计说明书5元为６０进制计数器，其输出也为8421BCD码。本实验采取了74LS90用两块芯片进行级联来产生60进制和24进制秒个位计数单元为１０进制计数器，无需进制转换，只需将Ｑ0与ＣＰ1（下降沿有效）相连即可。ＣＰ0（下降没效）与１ＨZ秒输入信号相连，Ｑ3可作为向上的进位信号与十位计数单元的ＣＰ1相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数七的电路连接，其中Ｑ2可作为向上的进位信号与个位的计数单元的ＣＰ0相连，如图6所示。图6秒（分）计数单元图7时计数单元分个位和分十位计数单元电路结构分辨与秒个位和秒十位计数单元完全相同，也是分个位计数单元的Ｑ3作为向上的进位信号应与分十位计数单元的ＣＰ0相连，分十位计数单元的Ｑ2作为向上的进位信号应与时个位计数单元的ＣＰ0相连。60进制的连接如下图所示，如图6所示。时个位计数单元电路结构仍与秒个位计数单元相同，但是要求，整个时计数单元应为24进制计数器，所以在两块74LS90构成的100进制中截取24，就得在24的时候进行异步清零，如图7所示。24进制计数功能的电路如下图8所示。图8计数部分电路原理仿真原理图3.3译码与显示电路的设计秒脉冲武汉理工大学《电子技术基础（数字部分）》课程设计说明书6图9译码显示当要求输出0-15时，消隐输入“BI”应为高电平或开路；灭零输入“RBI”和测试灯输入“LT”都必须在无效电平状态，即应为高电平。LED显示器件有共阳极和共阴极两种。选用共阴极的5011A数码管作为显示器件。译码驱动也可选CD4511，BCD码输人。它的译码输出端为低电平有效，可直接驱动共阳极LED数码管。3.4校时电路的设计当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。下图10为所设计的校时电路。图10校时部分电路原理仿真图3.5整点报时电路的设计一般时钟都应具备整点报时电路功能，即在时间出现整点时，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点时开始整点报时，即当时间在00分00秒到01分00秒期间时，校时校分武汉理工大学《电子技术基础（数字部分）》课程设计说明书7报时电路报时控制信号。如下图11所示。图11整点报时电路原理仿真图4电路原件参数计算和元器件的选择电路参数计算本次课程设计要求用555定时器实现一产生1Hz的时钟脉冲信号，根据公式fo＝1．43／［（R1＋2R2）C］，设C=47uF且令R1=R2，可计算得：R1=R2=10.1k，用上述元件，即可产生1Hz的秒脉冲信号。元件清单表1元件清单ReferenceTypeValuecircuitC1AVX0402NP010P0.01uF0402C2AVX1206X7R1U47uf1206LS1SPEAKERSPEAKERMissingR13WATT220R10.1kRES120R23WATT22010.1kRES120SW1SW-SPDTSW-SPDTmissingSW2SW-SPDTSW-SPDTmissingSW3SW-SPDTSW-SPDTMissingU1CD4511CD4511DIL14U2CD4511CD4511DIL14U3CD4511CD4511DIL14U4CD4511CD4511DIL14U5CD4511CD4511DIL14U6CD4511CD4511DIL14U774LS9074LS90DIL14U874LS9074LS90DIL14U974LS9074LS90DIL14U1074LS9074LS90DIL14U1174LS9074LS90DIL14喇叭响开始报时武汉理工大学《电子技术基础（数字部分）》课程设计说明书8U1274LS9074LS90DIL14U13555555DIL08U8:A40024002DIL14U8:B40024002DIL14U10:a74HC0874HC08DIL145主要芯片介绍5.1十进制计数器74LS90计数器组成一位二进制计数器；CPB和321QQQ组成五进制计数器；若将0Q与BCP相连接，时钟脉冲从ACP输入，则构成74LS90是二—五—十进制计数器，它有两个时钟输入端CPA和CPB。其中，CPA和0Q了8421BCD码十进制计数器。74LS90有两个清零端R0（1）、R0（2），两个置9端R9（1）和R9（2），其BCD码十进制计数时序如表1，二—五混合进制计数时序如表2，74LS90的管脚图如12所示。图12管脚引线表274LS90功能表5.2CD4511译码器复位输入输出R1R2S1S2QDQCQBQAHHL×HH×L××HHXL×LL×L×L××L×LL×LLLLLLLLHLLH计数计数计数计数武汉理工大学《电子技术基础（数字部分）》课程设计说明书9图134511管脚图图14CD4511功能表CD4511是一组用来作为BCD对共阴极LED七段显示器译码的包装，其引脚图如图13，其各脚功能如下：LT：做灯泡测试用，当LT=0，则不论其它输入状态为何，其输出abcdefg=1111111，使七段显示器全亮，即显示8，以便观测七段显示器是否正常。当LT=1，则正常解码。BI：空白输入控制，当BI=0(LT为1时)则不论DCBA之输入为何，其输出abcdefg皆为0，即七段显示器完全不亮，此脚可供使用者控制仅对有效数据译码，避免在无意义的数据输入时显示出来造成字型的系乱。LE：数据栓锁致能控制；在CD4511中，不但具译码功能，更具有数据栓锁的记忆功能。当LE=0时(LT=1且BI=1)，DCBA数据会被送入IC的缓存器中保存，以供译码器码；当LE=1时，IC中的暂存器会关闭，仅保存原来在LE=0时的DCBA数据供译码器译码。换句话说当LE=1时，不论DCBA的输入数据为何，皆不影响其输出，其输出abcdefg仍保留原来在LE由0转为1之前的状态。5.3七段数码管武汉理工大学《电子技术基础（数字部分）》课程设计说明书10图15七段数码管引脚图七段数码管管脚测试方法：万用表放在R×10K档，对于共阴极的数码管，红表笔接数码管的“-”，黑表笔分别接其他各脚。测共阳极的数码管时，黑表笔接数码管的VDD，红表笔接其他各脚。另一种测试法，用两节一号电池串联，对于共阴极的数码管，电池的负极接数码管的“-”，电池的正极分别接其他各脚。对于共阳极的数码管，电池的正极接数码管的VDD，电池的负极分别接其他各脚，看各段是否点亮。对于不明型号不知管脚排列的数码管，用第一种方法找到共用点，用第二种方法测试出各笔段a-g、DP和H等。本次设计采用的是5011A七段数码管，其1-5管脚分别为e、d、-、c、DP,6-10管脚分别为b、a、-、f、g.5.4555定时器引脚功能：Vi1（TH）：高电平触发端，简称高触发端，又称阈值端，标志为TH。Vi2（TR）：低电平触发端，简称低触发端，标志为TR。VCO：控制电压端。VO：输出端。Dis：放电端。Rd：复位端。武汉理工