98正负脉宽数控调制信号发生器设计报告书

目录1.绪论...........................................................................................................................................11.1EDA和QuartusⅡ的简介及起源................................................................................11.2EDA的优势及其发展趋势................................................................................................22.可自加载加法计数器的设计......................................................................................................33.信号发生器设计过程....................................................................................................................53.1核心设计.............................................................................................................................53.2总体设计............................................................................................................................74.软件仿真及硬件验证..................................................................................................................84.1软件仿真.............................................................................................................................84.2引脚锁定............................................................................................................................84.3硬件验证....................................................................................................................................95.设计总结....................................................................................................................................10参考文献.........................................................................................................................................11附录1整体原理框图....................................................................................................................12附录2设计程序............................................................................................................................13课题十一正负脉宽数控调制信号发生器一、课题目的1.熟练掌握预置计数器的描述方法。2.掌握VHDL语言反馈信号的处理。3.设计正负脉冲宽度可调的数控调制信号发生器。二、课题原理反馈控制反馈控制进位脉冲进位脉冲计数器A计数器B时钟脉冲选择电路输出信号图5：正负脉宽数控调制信号发生器框图预置计数器比普通计数器多了一个预置端LD和预置数据端DATA。当LD=1（或0）时，在下一个时钟脉冲过后，计数器输出端输出预置数DATA。图5是正负脉宽数控调制信号发生器电路的框图。从图中可以看到输出脉宽调制信号由计数器A、B的进位脉冲信号控制。计数器A的进位脉冲使输出信号输出正脉冲，计数器B的进位脉冲使输出信号输出负脉冲，同时反馈信号使计数器A、B分别重新置数，从而达到控制正负脉冲宽度的目的。三、课题内容1.用VHDL语言设计各功能模块。2.通过仿真或观察波形文件验证设计课题的正确性。3.编译下载并通过示波器验证结果。四、设计提示1.选择电路可用一带清零端的D触发器构成，也可以用VHDL语言的进程语句进行描述。2.注意用到反馈信号的地方，输出信号线应定义成Buffer类型。五、课题报告要求1.写出各模块的源程序。2.画出详细电路图并分析电路的工作原理。3.画出电路工作时序波形图。4.书写心得体会。11.绪论1.1EDA和QuartusⅡ的简介及起源EDA是英文“electronicdesignautomation”(电子自动化设计)的缩写，EDA技术是20世纪90年代迅速发展起来的，是现代电子设计的最新技术潮流，是综合现代电子技术和计算机技术的最新研究成果，是电子线路设计与分析的一门技术。EDA包括电子线路的设计、计算机模拟仿真和电路分析及印制电路板的自动化设计三个方面的内容。随着可编程逻辑器件迅速发展，出现了功能强大的全新的EDA工具。具有较强描述能力的硬件描述语言(VHDL、VerilogHDL)及高性能综合工具的使用，使过去单功能电子产品开发转向系统级电子产品开发。QuartusⅡ是Altera提供的FPGA/CPLD开发集成环境，Altera是世界上最大的可编程逻辑器件供应商之一。QuartusⅡ是在21世纪初推出，是Altera前一代FPGA/CPLD集成开发环境MAX+plusⅡ的更新换代产品，其界面友好，使用环境便捷。它提供了一种与结构无关的设计环境，使设计者能方便地进行设计输入、快速处理和器件编程。QuartusⅡ设计工具完全支持VHDL、Verilog的设计流程，其内部嵌有VHDL、Verlog逻辑综合器。QuartusⅡ包括模块化的编译器。编译器包括的功能模块有分析/综合器（Analysis&Synthesis）、适配器（Fitter）、装配器（Assembler）、时序分析器（TimingAnalyzer）、设计辅助模块（DesignAssistant）、EDA网表文件生成器（EDANetlistWriter）、编辑数据接口（CompilerDatabaseInterface）等。可以通过选择StartCompilation来运行所有的编译器模块，也可以通过选择Start来单独运行各个模块。还可以通过选择CompilerTool,在CompilerTool窗口中运行该模块来启动编译器模块。在CompileTool窗口中，可以打开该模块的设置文件或报告文件，或打开其它相关窗口。21.2EDA的优势及其发展趋势EDA技术的优势体现在：用HDL对数字系统进行抽象的行为与功能描述到具体的内部线路结构，从而可以在电子设计的各个阶段、各个层次进行计算机模拟验证，保证设计过程的正确性，可以大大降低设计成本，缩短设计周期。EDA工具之所以能够完成各种自动设计过程，关键是有种类库的支持，如逻辑仿真时的模拟库、逻辑综合时的综合库、版图综合时的版图库、测试综合时的测试库等。某些HDL本身也是文档型的语言（如VHDL），极大地简化了设计文档的管理。EDA中最为瞩目的功能，最具现代化电子设计技术特征的功能，是日益强大的逻辑设计仿真测试技术。极大地提高了大规模系统电子设计的自动化程度。EDA的发展趋势，表现在以下几个方面：超大规模集成电路的集成度和工艺水平不断提高，深亚微米（Deep-Submicron）工艺，如0.13um、90nm已经走向成熟，在一个芯片上完成的系统级的集成已经成为可能。由于工艺不断减小，在半导体材料上的许多寄生效应已经不能简单地补码忽略，这就对EDA工具提出了更高的要求。同时，也使得IC生产线的投资更为巨大。高性能的EDA工具得到长足的发展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。市场对电子产品提出了更高的要求，从而也对系统的集成度不断提出更高的要求。同时，设计的效率也成了一个产品能否成功的因素，促使EDA工具应用更为广泛。32.可自加载加法计数器的设计取计数器的端口为：脉冲输入端CLK、加载使能输入端LD（高电平有效）、预置输入端D、计数进位输出端CAO。当脉冲CLK上升沿到来之时，若加载使能端LD有效，则通过预置端D可对计数器进行预置数。之后，计数器就以此预置数为始，一直加1计数。至计数到255时，输出端CAO输出1。框图如图2.1。其VHDL程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYLCNT8ISPORT(CLK,LD:INSTD_LOGIC;D:ININTEGERRANGE0TO255;CAO:OUTSTD_LOGIC);ENDLCNT8;ARCHITECTUREBEHAVEOFLCNT8ISSIGNALCOUNT:INTEGERRANGE0TO255;BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENIFLD='1'THENCOUNT=D;ELSECOUNT=COUNT+1;ENDIF;ENDIF;ENDPROCESS;PROCESS(COUNT)4BEGINIFCOUNT=255THENCAO='1';ELSECAO='0';ENDIF;ENDPROCESS;ENDBEHAVE;图2.1可自加载加法计数器框图53.信号发生器设计过程3.1核心设计此信号发生器是由两个完全相同的可自加载加法计数器LCNT8组成的，它的输出信号的高低电平脉宽可分别由两组8位预置数进行控制。如果将初始值可预置的加法计数器的进位信号作为本计数器的初始预置加载信号LD，则可构成计数初始值自加载方式的加法计数器，从而构成数控分频器，如图3.1所示。这就是本设计的核心部分。取顶层文件中信号PINT，当计数器1输出CAO1=1时，PINT=0；当计数器2输出CAO2上升沿脉冲到来时，PINT=1。将PINT赋予信号发生器的输出端POUT，就可以得到高低电平宽度可调的方波信号。先将预置数设置好，则CAO1输出1后，由LD1=NOTPINT=1，计数器1立刻进行预置，重新计数；计数器2亦然。于是产生持续的可调脉宽信号发生器。其相应的VHDL程序如下：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYPULSEISPORT(CLK:INSTD_LOGIC;A,B:INSTD_LOGIC_VECTOR(7DOWNTO0);POUT:OUT