华为高速数字电路设计-华为黑魔书

高速数字电路设计教材yyyy-mm-dd日期：批准:yyyy-mm-dd日期：审核:yyyy-mm-dd日期：审核:yyyy-mm-dd日期：拟制:华为技术有限公司版权所有侵权必究目录331.10.3电容耦合和电感耦合的比值...............................................321.10.2翻转磁耦合环...........................................................291.10.1共模电感和串扰的关系...................................................271.10共模电感...................................................................261.9.2终端电阻之间的共模电容..................................................251.9.1共模电容和串扰的关系....................................................241.9共模电容....................................................................241.8.2图1.15的应用.............................................................221.8.1在响应曲线下测试覆盖面积................................................221.8估算衰减时间的一个更好的方法................................................181.7普通电感....................................................................121.6普通电容....................................................................111.5四种类型的电抗..............................................................101.4关于3-dB和频率均方根值的注意点............................................81.3集中式系统和分布式系统.......................................................71.2时间和距离...................................................................41.1频率和时间..................................................................4第1章　基本原理................................................................2前言.............................................................................内部公开高速数字电路设计2001-08-28版权所有，侵权必究第2页，共34页前言这本书是专门为电路设计工程师写的。它主要描述了模拟电路原理在高速数字电路设计中的分析应用。通过列举很多的实例，作者详细分析了一直困扰高速电路路设计工程师的铃流、串扰和辐射噪音等问题。所有的这些原理都不是新发现的，这些东西在以前时间里大家都是口头相传，或者只是写成应用手册，这本书的作用就是把这些智慧收集起来，稍作整理。在我们大学的课程里面，这些内容都是没有相应课程的，因此，很多应用工程师在遇到这些问题的时候觉得很迷茫，不知该如何下手。我们这本书就叫做“黑宝书”，它告诉了大家在高速数字电路设计中遇到这些问题应该怎么去解决，他详细分析了这些问题产生的原因和过程。对于低速数字电路设计，这本书没有什么用，因为低速电路中，'0'、'1'都是很干净的。但是在高速数字电路设计中，由于信号变化很快，这时候模拟电路中分析的那些影响会产生很大的作用，使得信号失真、变形，或者产生毛刺、串扰等，作为高速数字电路的设计者，必须知道这些原理。这本书就详细的解释了这些现象产生的原理以及他们在电路设计中的应用。书本中的公式和例子对于那些没有受过专业模拟电路设计训练的读者也是有用的。在线性电路原理理论课程中只接受了第一年的培训的读者，也许能更好地掌握本书的内容。第1章——第3章分别介绍了模拟电路术语、逻辑门高速特性和标准高速电路测量方法和技巧等内容。这三章内容构成了本书的核心，应该包括在任何高速逻辑设计的学习中。其余章节，第4章——第12章，每一章都讲述了一个高速逻辑设计中的专门问题，我们可以按照自己的需要选择学习。附录A收集了本书各部分的要点，列出了所提出的昀重要的思想和概念。它可以作为我们进行系统设计时的一个检查要点（CHECKLIST），或者碰到问题时可作为本书内容的索引。附录B详细给出了各种上升时间测量形式背后的数学假设。它有助于把本书的结论跟相关术语的标准及来源联系起来。附录C是列举物理结构中的电阻、电容和电感计算的标准公式。这些公式已经在MathCad上实现并可以从作者处获得。内部公开高速数字电路设计2001-08-28版权所有，侵权必究第3页，共34页第1章　基本原理摘要:高速数字电路设计跟低速数字电路设计不同的是：他强调组成电路的无源部件对电路的影响。这些无源器件包括导线、电路板和组成数字产品的集成电路。在低速设计中，这些部件单纯的只是电路的一部分，根本不用多做考虑，可是在高速设计中，这些部件对电路的性能有着直接的影响。高速电路设计研究的主要内容是以下几个方面：1、无源电路单元是如何影响信号传输的（振铃和反射）。2、信号间的相互影响（串扰）。3、与周围环境间如何影响（电磁干扰）。我们在下面的几个小节里面首先介绍一下频率、时间和距离相互之间的一些关系。1.1频率和时间在低频电路里面，我们可以随便直接使用一个导线把两个电路连接起来，但是在高频电路中我们不能这样做，我们只能使用一个宽一些并且是平整的物体才可以把两个电路短接起来。这是因为在低频电路中没有什么影响的导线，到了高频电路中，就变成了一个电感。这是一个普遍的现象吗？难道真的是一个电路不能在可变化的频率范围内工作？电路的参数真是对频率敏感的吗？是的。如果我们给一个电路画出以频率为底的对数曲线，没有一个电路参数能够在频率增加10倍或者20倍以后保持不变的。因此必须考虑每个电参数的有效频率范围。我们先来研究一下在频率很低（周期很长）的电路中的电路特性，然后我们再来研究在高频时电路会有什么变化。如果一个正弦波的频率是10－12HZ，也就是说他完成一个周期需要30000年。这样的一个波形在TTL电平里每天的变化不会超过1微伏，这样的频率确实太低了，不过他还没有等于0。这个时候我们用示波器来观察这个波形，实际上我们观察不到任何变化，因为它的周期太长了，要等到他变化完成一个周期，设备都已经风化了。相反我们再来考虑一下如果频率是10＋12又会如何？这时候，参数变化太大了，本来在低频时候是0.01欧姆的电阻，当频率到了1GHZ时，由于趋肤效应，变成了1欧姆，不但如此，还增加了一个50欧姆的感抗。频率到底在多高的范围内会对高速电路设计造成影响？图1.1是一个随机数字脉冲与它的频谱重要部分的关系图，回答了这个问题。图1.1的数字信号是一个触发器的输出，它的时钟频率是F_CLOCK，每个时钟对应的数据输入是随机的。在这个例子中10-90%上升时间叫做Tr，是时钟周期的1%。这个信号的功率密度谱如图1.1，在时钟的整数倍时是非常小的值，并且从Fclock开始直到Fknee（拐弯频率）以斜率-20dB/10倍频下降，越过了拐弯频率以后频谱线下降的速度急剧增加，大大快于－20dB/10倍频。在拐弯频率位置，频谱幅值是正常下降速率点再往下降－6.8dB。对于任何电路，拐弯频率的值与电路信号沿的上升时间Tr（或下降时间）有关，与时钟频率无关：Fknee=0.5/Tr公式1.1内部公开高速数字电路设计2001-08-28版权所有，侵权必究第4页，共34页式子中：Fknee：拐弯频率Tr：脉冲上升时间可见上升时间越短，拐弯频率越高，上升时间越长，拐弯频率越低。数字信号的时域特性主要取决于Fknee以下的频谱特性。由此我们可以定性的推出数字电路的两个重要特性：推论1、所有对低于或等于Fknee的频率响应都是均匀的电路，能够不失真的传输相应的数字信号。推论2、当频率高于Fknee时，对数字信号的处理会有一定的影响。图1.1随机脉冲波形的功率密度频谱内部公开高速数字电路设计2001-08-28版权所有，侵权必究第5页，共34页请注意我们这里的Fknee只取决于Tr，而跟电路的其它频域参数没有任何直接联系。这样简单的一个定义易用也易记。当我们使用Fknee的时候，我们也要记住：这个值不是非常精确的。但是可以作为一个指示特征，我们可以通过他来区分频率敏感的影响，那些是无关紧要的，那些是破坏性的，那些是令人担心的问题，实际上在设计中我们想知道的也就是这些内容。当然，Fknee也是有限制的，他并不能够精确的确定系统的性能。实际上它并没有精确定义怎样测量上升时间。它不能代替成熟的傅立叶分析。也不能估计电磁辐射，它取决于频率在Fknee以上的的频谱特性。同时，对于数字信号，Fknee方便有效地确定了时间与频率之间的关系。在这本书中我们全部使用Fknee作为数字信号频谱的上限。附件B附加了一些上升时间和频率测试的不同方法，有兴趣可以看一下。图1.2一个简单RC滤波器的时域分析内部公开高速数字电路设计2001-08-28版权所有，侵权必究第6页，共34页按照上面的推论（1），如果一个系统在低于Fknee时的频率响应是非均匀的，他会是怎样影响电路信号的呢？以下是一个实例：我们知道一个电路的高频响应影响它的瞬时事件处理（比如上升时间）。而低频响应则影响电路的长时间事件处理（比如一个长的稳定脉冲）。图1.2显示了一个电路的高低频响应特性。对于这个电路，他是通高频，阻低频的。我们从特殊频率点Fknee分析图1.2，在频率Fknee时电容C的电抗是：1/C2πFknee。我们可以利用这个公式来计算电抗值：Xc=1/C2πFknee=Tr/C2π=0.06欧姆[1.2]Tr=阶跃输入的上升时间，秒Fknee＝阶跃输入的昀高频率，HZC＝电容值，F公式1.2表示了如何用拐点频率Fknee或上升时间来估计电容的电抗。图1.2的电路中0.6欧姆的电抗是一个虚短路，在Fknee处的上升沿幅值会对电容造成很大冲击。当时钟周期超过25ns的时候，比如20MHZ，电容的容抗会上升到15欧姆，将会使耦合信号明显下降。本节要点：Š一个电路的高频响应影响它的瞬时事件处理（比如上升时间）。Š一个电路的低频响应影响电路的长时间事件处理（比如一个稳定的长时脉冲）。Š数字脉冲的大部分能量集中在低于Fknee的频率范围内：ŠFknee=0.5/TrŠ电路在Fknee处的特性决定了它对变化沿（STEPEDGE）的处理。Š电路在高于Fknee时候的频率特性对数字信号几乎没有影响。1.2时间和距离电信号在传输线或者PCB线路上面的传输速度取决于周围的环境。传输延时的单位是ps/inch（皮秒每英寸），传输速度的单位是inch/ps（英寸每皮秒），它们是倒数关系。传输延时与导线周围媒体的绝缘参数的平方根成正比。同轴电缆厂家通常使用泡沫塑料或者有皱纹的材料作为绝缘材料，以减小电缆的有效绝缘常数，从而减小传输延时和传输损耗。表