搜索
信号完整性中抖动、噪声研究和发展信号完整性中抖动、噪声研究和发展1引言随着现代电子产品的开发周期越来越短,工作频率越来越高,尺寸越来越小,产品结构越来越复杂，数字技术的发展日新月异。在20世纪90初，几十兆主频的X86还是很新鲜的事物，而到如今，频率高达3GHZ的CPU已成为个人电脑的标准配置[1]。手机处理器在10年前ARM7主频还是20MHz，而到了现在2GHz、多核的手机处理器在移动设备上广泛的被应用。处理器遵循着摩尔定律开速的发展，主频从数十MHz上升到现在的3GHz只用了20年的时间。而在数字产品中，随着工艺的不断改进提升，20前的制造工艺还是微米数量级，而现在已经步入到了14纳米级工艺。可见如今的数字电路设计中，芯片的趋势——处理速度越来越快，面积越来越小，密度却越来越大。数字电路系统的信号速率、时钟频率和集成电路开关速度[2]的持续增加。这在给广大用户带来更好体验，更便捷应用的同时，也给数字设计者提出了巨大的挑战[3]。信号完整性对于高速电路板和深亚微米(低于0.35微米)芯片设计都是需要考虑的问题[4]。以前在低速设计中可以应用的方法，在高速电路设计中就编的举步维艰、寸步难行；理论上在设计方法上应该是正确的，但在实践中却达不到理想的效果。这就涉及到了高速数字电路设计的问题。I/O速度的提高使得链路总的可用最大抖动预算——单元区间（UI）必将相应的减小。而为了保证设计的整个链路系统有比较好的误码率，面临的最大挑战就是降低抖动。特征尺寸减小带来的另一个严峻挑战就是功率损耗和功率密度必须小于某一约束限度，或者说就是使用低功耗设计。关于抖动的话题对于通信系统的合理设计变得越来越重要，如今，一个通讯系统的时钟抖动已经成为了影响系统性能的基本限制。时钟抖动的范围与当今高速串行总线紧密相关，并且数据连接在数字电路系统的设计中，对抖动的严加控制是必须解决的问题。这是在这种情况下，抖动成为了高速数字通信系统中，电路设计的一个基本指标。认识什么是抖动，如何描述抖动，成为配置一个满足性能要求的高速数字系统必不可少的一步。从概念上讲，抖动是实际时间沿与理想时间沿位置的偏差值[5]，在基于定时的系统中，定时抖动是时钟不理想情况下最为明显和直接的表现形式。因为是一种噪声形态，抖动可以理解成为是一种随机过程，并用它的统计特性来描述抖动。如果能够测量出抖动的统计特性，那么你就可以比较它们每一个成分的规律特性。但是，仅仅这一项是不能够让我们有效地精选和调试理想时沿(cuttingedge)的设计。只有对抖动进行完完全全地分析，才能解析出抖动的根源，以至于能够系统性地减少它们，而不是去反复进行尝错实验(trialanderror)。过去的十多年中，针对抖动、噪声和信号完整性已经提出了许多新的理论和算法。在抖动的理论和分析方面，确定性抖动（DJ）和随机抖动（RJ）及其数字模型已经成为量化抖动的很好的标准；在抖动跟踪方面，广泛采用抖动传递函数来确定输出和抖动、噪声、信号容限。基于概率密度函数（PDF）、累积分布函数（CDF）及相应卷积运算的统计信号分析方法正逐步取代传统单一的，低精度的峰-峰值和RMS方法。当前通常采用线性时不变（LTI）理论结合统计信号分析和电路理论，来确定电路系统及其子系统的抖动、噪声和信号性能。人们在分析抖动的研究中可以根据不同特性对不同的抖动成分进行科学建模并对其进行研究。因为每个模型成分通常与一个或多个底层物理效应有关，所以理解了各个抖动分量的模型就可以更容易理解通信系统中都动过高的原因。因此抖动分离具有非常大的科学意义。通过分离抖动成分，不仅能够利用分离结果快速的估算出误码率和总抖动，更有利于人们考察抖动的成因和来源，有助减少或者消除抖动的来源。因此，抖动研究提出了抖动分析与分离的研究方向。2、信号完整性中抖动、噪声的主要研究内容信号完整性的研究对象为电子系统中信号的波形、时序完整性以及电磁干扰影响（ElectroMagneticInterference，EMI）。信号完整性问题主要研究的对象是高数数字电路。高速电路有两方面的含义。一是一般的数字逻辑电路的频率达到或者超过100MHz，而且工作在这个频率上的电路已经占到了整个电子系统的1/3以上就称之为高速电路；二是对高速进行了量化的定义，当设计电路的数字信号跳变很快时，数字信号的带宽BW与上升或下降时间RT的经验公式[2]为BW=0.35/RT，信号跳变越快，其频谱的高频分量越丰富。通常约定当数字信号上升或下降时间小于信号周期的5%时，称之为高速电路[6]。高速电路板上任意条通信链路是由过孔、芯片引脚、走线、端接电阻等多种结构，最终的信号质量是这些不同结构所带来的综合结果，任意参数的波动都会带来最终信号的波动[7,8]。在高速串行数据通信中，抖动被认为是一个关键的问题，因为发射机数据信号上抖动过高会在接收端导致数据恢复错误。为防止误码率过高，许多标准中规定了抖动余量(Jitterbudget)，以便发送电路和接收电路可以设计成在抖动预算和容限范围内工作。为保证设备在这些预算范围内工作，必需精确地测量抖动。除此之外，在评估和设计高速串行通信系统的时候，抖动的量化参数可以作为判定某个系统性能优劣的一个重要指标；对抖动进行分解研究可以获得某个系统总抖动所包含的抖动子成分，而这些抖动子成分都是由对应的不同抖动源产生的，所以抖动分解可以帮助通信设计工程师诊断系统中的抖动故障源，从而减少和控制抖动的发生。因此，基于上面的这些工程需要与应用，人们便开始对抖动这一物理现象展开了长期而大量的研究工作。2.1应用方面的研究现状及分析应用实现方面，特别是高速采样方面，由于多路高速信号测量的经济成本等因素，基于实时取样原理的小型、固体化、低成本瞬态波形数字仪，在一些专门实验室得到大力发展和研究。美国劳伦斯·利弗莫尔国家实验室(LawranceLivermoreNationalLab。LLNL)的电子工程师利用美国皮秒脉冲实验室(PicosecondPulseLab，PPL)的皮秒技术，开始研制具有几十GHz带宽的计算机自动控制网络化激光参数诊断系统，以适应未来NIF激光装置的需求。皮秒实验室的产品属于美国政府高度控制和绝对禁运的设备，美国的核武器实验室——洛斯阿莫拉斯实验室(LosAlamosNationalLab，LANL)、圣地亚国家实验室(SandiaNationalLabSNL)等是它的经常性客户。PPL利用特殊的新材料、新工艺和新方法，在实验室已经得到前沿小于2ps、带宽可达100GHz的超快电脉冲及取样系统。在综合测试仪器方面，安捷伦和泰克公司不断推出新仪器以及相配套的应用分析软件，其中包括安捷伦的具有高级抖动发生功能的高性能串行误码率测试仪N4903A，可以测试高达12.5Gb/s的串行千兆位设备的抖动容限(J．BERT)。N4903A为快速优质检定串行设备提供了全方位抖动容限测试解决方案，代表了当前抖动和误码率综合测试的先进水平；泰克公司的TDSJIT3软件用于精确抖动分析分解测量、BER估算等等。到2009年，大多数高速I/O系统设计的速率大约在5～6Gbps左右，主要集中于计算机的应用方面。其中，传输信道媒介大多采用铜质材料，包括的标准有：PCIExpressII(5Gbps)，SerialATAIII(6Gbps)和FBDIMMI(3.2，4.0和4.8Gbps)。这些标准的下一代速率将有可能是现在的速率的两倍，达到8到12Gbps。在网络传输的应用方面，当前大多数的设计速率为8～10Gbps，比如：光导纤维传输(FibreChannel)8x(8.5Gbps)，吉比特以太网(GigabitEthernet，GBE)10x(10Gbps)和同步光纤网(SONET)OC-192(10Gbps)。其中，传输信道大多采用光纤材料。下一代网络传输的I/O速率将有可能成为现在的两倍或四倍，达到17-40Gbps。提高的速度将在设计和测试下一代串行总线设备期间带来明显的信号完整性和抖动问题。此外，新的传输技术如扩频时钟，使得检定设备性能的工作变得更加困难、更加耗时。安捷伦N4903A在一台设备中提供了经过校准的抖动合成及自动检定抖动功能，并满足最新的串行总线标准。在国内，目前一些高性能、多功能的抖动测量和系统检测设备主要依靠进口，国内研发水平和国外存在很大差距。在串行数字通信测试技术中，中国必须争取自己的知识产权，这也是政治、经济因素所必须要求的。所以这也是本文研究内容的重大意义所在。2.2抖动和噪声理论概述2.2.1抖动的定义和概述在信号的发送和接收过程中，总是伴随着噪声这一自然过程。简单的来说，噪声就是不期望的叠加在理想信号上的任何信号。在有噪声的情况下，噪声叠加在理想信号上，由此产生一个最终的或实际的信号波形。如果没有噪声叠加，实际的信号就等于理想信号；如果加入了噪声，实际的信号就将偏离理想型号。可以通过两个方面来分析有噪声信号偏离理想状态的情况：时序偏移和幅度偏移。在基于铜线的系统中用电压描述数字信号的幅度，对于光纤系统或射频无线系统采用功率来描述信号幅度。信号幅度的偏移被定义为幅度噪声（简称噪声），时间的偏移被定义为时序抖动（简称为抖动）。时序抖动和幅度噪声的影响并不是对等的，幅度噪声是一个持续的过程，它可能始终影响系统的性能。时序抖动主要在信号边沿跳变的时刻影响系统性能。根据SONET规范[10]，“Jitterisdefinedastheshort．termvariationinthesignificantpointsofadigitalsignalfromtheiridealpointsintime“，可以理解为抖动是定时边沿偏离了它们的“正确位置的短时变化(如图2.1所示)。图2-1抖动的定义传统上，测量抖动对高速数字通信系统的传输质量来说已经成为至关重要的步骤。近年来，由于互联网的发展，网络和电脑的速度越来越快，达到了前所未有的水平，所以降低抖动对于高速总线和电路来说已经成为优先考虑的一个因素，这样才能确保它们的质量和可靠性。抖动也有几种习惯上的的定义方式[10]，它们是时间范畴(timevariations)：即数字信号的真实时刻相对其理想时间位置的偏离，这个时候，其物理单位与时间的单位一致，一般用皮秒(ps)，即1×10。12秒来表示。工程上也常常使用单位间隔UI(两次测量的时间差)来作为抖动的相对单位：理想位置(idealposition)-在锁相环中，我们经常用到这个概念，即无抖动的时钟时刻和实际的时刻之差，一般可以用时钟恢复来做到；短时间变化(shortterm)：人们把时间偏差又分漂移(wander)和抖动。漂移的时间偏差相对于抖动的时间偏差要大的多。ITU规定了漂移和抖动之间的变化频率界限，变化频率高于10Hz的称为抖动，低于10Hz的称为漂移。2.2.2抖动的三种测量定义在实际测量抖动中，工程师们会根据不同的测量工具和手段把抖动分成三种测量方式[11][12][13]:周期抖动(PeriodJitter)、周期间抖动(Cycle-to-cycleJitter)和时间间隔误差(TimeIntervalErrer,TIE)。这三种虽然表达方式不同，但也都是反应了一定时间内时钟抖动的变化情况，是同一抖动的三种不同表达方式。了解这些测量指标的含义以及相互关系对深入研究抖动非常重要。图2-1抖动定义示意图相位抖动，又被称为累积抖动，如图2.1所示，图中显示了两种波形：带有抖动的时钟波形和无抖动的理想时钟。相位抖动定义为实际的时钟边沿跳变时序和对应的理想时钟边沿跳变时序的偏移量。用数学表达时表示相位抖动Δtn为：(2-1)其中，tn和Tn分别表示带有抖动时钟的第n个边沿跳变时序和理想时钟的第n个边沿跳变时序，假设T0表示理想时钟的周期，那么可以得出：(2-2)(2-3)图2-2通过有抖动的时钟和理想时钟的波形来定义相位抖动在频域分析中，时序抖动通常被量化成单位为弧度的相位变化，例如相位噪声分析。时域中一个完整的周期相当于相位为2π，因此相位抖动