计算机组成原理知识点总结

计算机组成原理知识点总结1/8一．计算机硬件系统组成的基本概念1.要求考生理解计算机系统的层次结构第一级微程序机器级（微指令系统）：微指令由硬件直接执行第二级传统机器级（机器语言）：它用微程序解释机器指令系统第三级操作系统级：用机器语言程序解释作业控制语句第四级汇编语言机器级：用汇编程序翻译成机器语言程序第五级高级语言机器级：用汇编程序翻译成汇编程序或直接翻译成机器语言2.要求考生掌握计算机硬件系统的组成1.CPU：CPU的主要功能室读取并执行指令，在执行指令过程中，它向系统中各个部件发出控制信息，收集各部件的状态信息，与各部件交换数据信息。CPU由运算部件，寄存器组，控制器组成。2.存储器：存储器用来存储信息，包括程序、数据、文档。分为主存（内存）、外存、高速缓存（Cache）三级存储器。3.输入/输出设备4.总线：总线是一组能为多个不见分时共享的信息传送线。系统总线可分为地址总线、数据总线、控制总线。5.接口：为了将标准的系统总线与各具特色的I/O设备连接起来，需要在总线与I/O设备之间设置一些部件，它们具有缓冲，转换，连接等功能，这些部件称为I/O接口。3.冯诺依曼机的要素冯诺依曼体制的主要思想包括：1.采用二进制代码形式表示信息（数据和指令）；2.采用存储程序的工作方式（诺依曼思想核心概念）；3.计算机硬件系统由五大部件（存储器、运算器、控制器，输入设备和输出设备）组成。传统的诺依曼机采用串行处理的工作机制，即逐条执行指令序列。要想提高计算机的性能，其根本方向之一是采用并行处理机制。4.存储程序的工作原理存储程序包含三点：事先编制程序，先存储程序，自动、连续地执行程序。1.根据求解问题事先编制程序2.事先将程序存入计算机中3.计算机自纵、连续地执行程序5.要求考生了解信息的数字化表示所需的主要步骤及优点1.在物理上容易实现信息的表示与存储2.考干扰能力强，可靠性高3.数值的表示范围大，表示精度高4.可表示的信息类型极广5.能用数字逻辑技术进行信息处理6.要求考生了解计算机系统的主要性能指标1.基本字长：指参加一次定点运算的操作数的位数。基本字长影响计算精度，硬件成本，甚至指令系统的功能。计算机组成原理知识点总结2/82.运算速度：1).CPU主频与时钟频率：CPU主频是计算机震汤器输出的脉冲序列的频率；两个相邻的脉冲之间的间隔时间即是一个时钟周期2).吞吐量：信息流入，处理和流出系统的速率。主要取决于主存的存取周期3).响应时间：从提交到该作业得到CPU.响应所经历的时间。响应时间越短，吞吐量越大4).CPI：执行一条指令所需要的时钟周期数IPS：每秒平均执行的指令条数MIPS：每秒执行百万条指令条数5).FLPOS：每秒执行的浮点运算次数MFLOPS：每秒执行百万次浮点运算3.数据通路宽度与数据传输率：指数据总线一次能并行传送的数据位数数据传输率：数据总线每秒传送的数据量，也称数据总线的带宽数据传输率=总线数据通路带宽×总线时钟频率/8（Bps）二．计算机中的信息表示1.要求考生熟练掌握进位计数制、机器数（原码、补码、移码）以及定点和浮点数表示方法2.要求考生掌握指令格式及可扩展操作码指令系统的设计方法指令中基本信息分两部分：操作码和地址码按照地址结构可分为：三地址指令、二地址指令、一地址指令、零地址指令3.要求考生熟练掌握常见的寻址方式并能够正确的计算操作数地址、掌握外设端口编制方式（单独编制、统一编制）常见的寻址方式：立即寻址，直接寻址，间接寻址，变址类1.立即寻址：2.直接寻址：助记符(A)，两点不足3.寄存器寻址：也是一种直接寻址，两个优点4.间接寻址：助记符@5.寄存器间接寻址：助记符(R0)，两个显著的优点1)自增型寄存器间址：(R)+2)自减型寄存器间址：-(R)6.变址寻址7.基址寻址8.基址加变址方式外围设备单独编址：为各I/O接口中的有关寄存器分配一种I/O端口地址，即编址到寄存器一级。各台设备有自己的接口，一个接口可以占有若干个I/O端口地址，各接口所占有的端口地址数目可以不同。系统软件对各端口地址进行分配。在常见的微型计算机中通过地址总线低8位(或低16位)提供I/O端口地址，最多可有256种(或64K种)编址，对于一般微机系统足够。只要送出某个端口地址，就能知道选中了拿一个接口中的哪一个寄存器，也就知道了选中了哪一台设备。外围设备与主存统一编址：即将I/O接口中的有关寄存器与主存储器的各单元统一编址，为它们分配统一的总线地址。将寻址空间分为两部分，大部分为主存，小部分留给I/O接口寄存器。4.要求考生了解常见指令类型，理解RISC和CISC两种指令集的各自特点指令类型：1.按格式分：双操作数指令，单操作数指令，零操作数指令2.按操作数寻址方式：如IBM370将指令系统分为RR型，RX型号计算机组成原理知识点总结3/83.按指令功能分：数据传送类指令，算/逻运算类指令、程序控制类指令，I/O指令CISC：复杂指令集计算机Complex复杂的（多、大、不固定联系到一起）RISC：精简指令集计算机（注意：寄存器多）RISC主要特点：1.简化的指令系统。指令条数较少，寻址方式比较简单，且采用定长指令字。2.以寄存器-寄存器方式工作。除了LOAD/STORE指令访问内存外，其他指令只访问寄存器，以缩短指令长度、提高指令译码和执行速度。3.采用流水工作方式，绝大多数指令为单周期指令4.采用组合逻辑控制器，不用或少用微程控5.采用软件手段优化编译技术，生成优化的机器指令代码随着技术的进步，RISC和CISC技术也在相互吸取长处，比如CISC中也采用了流水线，技术的融合带来了计算机系统性能的提升CISC主要特点（对应RISC背诵）：1.指令系统复杂庞大，指令数目一般多大200~300条2.指令长度不固定，指令格式种类多，寻址方式种类多3.可以访存的指令不受限制4.由于80%的程序使用其20%的指令，因为CISC个指令使用频率差距太大5.各种指令执行时间相差很大，大多数指令需要多个周期完成6.控制器大多数采用微程序控制7.难以用优化编译生成高效目标代码程序三．CPU子系统1.要求考生熟练掌握定点数的思则运算方法（原码一位乘，补码一位乘，原码加减交替除法，补码加减交替除法）的算法、运算规则、掌握溢出的判断方法。2.要求考生理解浮点数四则运算流程并能够正确实现计算，掌握浮点数对阶及规格化的含义。3.要求考生理解CPU的逻辑组成及CPU内部的数据通路结构，了解同步控制和异步控制的含义及应用场合。1.CPU通常包含运算部件，寄存器组，微命令产生部件，时序系统等主要部件，由CPU内部总线将他们连接起来，实现他们之间的信息交换。2.CPU内部数据通路：1)单组内总线，分立寄存器结构：在内部结构比较简单的CPU中，只设置一组单向数据传送总线，用来实现CPU内的ALU部件到各个寄存器的数据传输；分立寄存器中的个寄存器都有自己的独立输入/输出端口。各寄存器能从内总线接收数据，但是不能向上发送数据，而是通过多路选择器与ALU相连。特点是：数据传送的控制变得比较简单、集中。缺点是：分立寄存器所需元器件和连接线多，不利于集成度提高。2)单组内总线、集成寄存器结构：为提高寄存器的集成度，采用小型半导体告诉随机存储器实现寄存器组，一个存储单元相当于一个寄存器，存储单元的位数即寄存器的字长。CPU内部采用双向数据总线连接ALU与寄存器组，寄存器组通过暂存器与ALU输入端相连。ALU与寄存器间、寄存器和寄存器间的数据传输都可以在这组内总线上进行，简化了内部数据通路结构。3)多组内总线结构：在高性能CPU内部，往往设置多组内总线，如程序总线、地址总线、数据总线等，在指令计算机组成原理知识点总结4/8队列、控制存储器、多运算部件、地址运算部件、片内指令及数据Cache等各类部件之间建立高速物理连接，传送指令、地址和信息。3.同步控制方式：所谓同步控制方式，就是系统由一个统一的时钟，所有的控制信号均来自这个统一的时钟信号。根据指令周期、CPU周期和节拍周期的长度固定与否，同步控制方式又可以分为以下三种：1).指令周期所有的指令执行时间都相等。若指令的繁简差异较大，则规定统一的指令周期，无疑会造成太多的时间浪费，因此定长指令周期很少被采用2).定长CPU周期各CPU周期都相等，一般都等于内存的存取周期，而指令周期不固定，等于整数个CPU周期。3).变长CPU周期，定长时钟周期指令周期的长度不固定，而且CPU的周期也不固定，含有时钟周期数根据需要而定，与内存存取周期没有固定关系。这种方式根据指令的具体要求和执行步骤，确定安排哪几个CPU周期以及每个CPU周期中安排多少个时钟周期，不会造成时间浪费，但时序系统的控制比较复杂，要根据不同情况确定每个CPU周期的时钟周期数。CPU内部操作均采用同步控制，其原因是同一芯片的材料相同，工作速度相同，片内传输线短，又有共同的脉冲源，采用同步控制是理所当然的。主要特点：时钟周期作为基本的时序单位，一旦确定，便固定不变。优点：时序关系简单，时序划分规整，控制部复杂，控制部件在结构上易于集中，设计方便。主要在CPU内部，其他部件（如主存，外设）内部广泛采用同步控制方式。在系统总线上，如果各个部件，设备之间的传送距离不太长，工作速率的差异不太大，或者传送所需时间比较固定，也广泛采用同步控制方式。4.异步控制方式异步控制方式中没有统一的时钟信号，各部件按自身固有的速度工作，通过应答方式进行联络，比同步控制复杂。CPU内部采用同步方式，CPU与内存和I/O设备之间的操作采用异步方式，这就带来了一个同步方式和异步方式如何过度、如何衔接的问题。解决的办法是采用这两者这种的方案，即联合控制方式。主要特点：在异步控制所涉及的操作范围内，没有统一的之中周期划分和同步定时脉冲。优点：时间安排紧凑、合理，能按不同部件、不同设备的实际需要分配时间，其缺点是控制比较复杂。很少用于CPU内部，用他来控制某些场合下的系统总线操作。4.要求考生掌握指令执行的流程（寄存器传输级微操作序列），了解微操作时间表（微命令序列）5.要求考生理解组合逻辑控制器的基本思想、逻辑组成、优缺点。组合逻辑控制器又称为硬联线控制器，是早期计算机的一种设计方法。它将控制部件看做产生专门固定时序控制信号的逻辑电路，以使用最少的元件和取得最高操作速度作为设计目标。每个微命令的产生都需要逻辑条件和时间条件，将条件作为输入，微命令作为输出，它们之间的关系用逻辑表达式来表示，用组合逻辑电路实现。每组微命令需要一组逻辑电路，全机所有微命令所需的逻辑电路就构成了微命令发生器。执行指令时，由组合逻辑电路（微命令发生器）在相应时间发出所需的微命令，控制有关操作。这种产生微命令的方式就是组合逻辑控制方式。形成逻辑电路前，一般还使逻辑表达式尽可能简单，减少微命令发生器所用元器件数和逻辑门的级数，提高产生微命令的速度。在控制器制造完成后，这些逻辑电路间的计算机组成原理知识点总结5/8连接关系就固定下来，不易改动，因而组合逻辑控制器又称为硬联线控制器缺点：设计不规整，并且不易修改或扩展。6.要求考生理解微程序控制器的基本思想、逻辑组成、优缺点。微程序控制器的核心内容是将机器指令的操作（从指令到执行）分解为若干更基本的微操作序列，并将有关的控制信息（微命令）以微码的形式编成微指令输入控制存储器中。每条机器指令往往分成几步执行，将每一步操作所需的若干微命令以代码形式编写在一条微指令中，若干条微指令组成一段微程序，对应一条机器指令。取出微指令就产生微命令，实现机器指令所要求的信息传送与加工。微程序控制器的核心部件是存储微程序的控制存储器，一般由只读存储器构成，而EPROM的出现为修改微程序提供了可能。四．存储子系统1.要求考生理解存储子系统的层次结构，能对Cache-主存存储层次和主存-辅存存储层次的异同点进行比较。1.存储子系统的层次结构为解决存储系统的三个主要的要求—容量、速度及价格之间的矛盾，一方面提高工艺水平，另一方面采用存储器分层结构；快速小容量的存储器与慢速大容量的存储器合