搜索
《EDA技术实用教程》主要特点一、注重实践与实用二、注重速成三、注重系统性、完整性与独立性相结合1、每一章都按排了有针对性的习题2、每一章都按排了有针对性的实验（除第1、2章）3、不但注重设计的完成，而且注重设计的效果4、注重实例的电子设计实用性5、介绍大量典型EDA设计项目（包括实验）6、大多数实验含设计示例，绝大多数示例都通过综合与硬件验证1、对硬件描述语言使用特殊讲解方法2、使用向导式方式介绍原理图、波形、VHDL文本的EDA工具输入设计方法3、聚焦VHDL可综合语句的应用1、深入浅出，难度跨越大，适合于各层次需求2、简洁而不失完整地介绍EDA技术的基本内容和使用方法3、可根据自己的需求单独阅读某一章节EDA技术实用教程第第11章章概概述述1.1EDA技术及其发展EDA技术在进入21世纪后，得到了更大的发展，突出表现在以下几个方面：使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；在仿真和设计两方面支持标准硬件描述语言的功能强大的EDA软件不断推出。电子技术全方位纳入EDA领域；EDA使得电子领域各学科的界限更加模糊，更加互为包容；1.1EDA技术及其发展更大规模的FPGA和CPLD器件的不断推出；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SoC高效低成本设计技术的成熟。IP核IP(IntellectualProperty)就是知识产权核或知识产权模块的意思，在EDA技术和开发中具有十分重要的地位。IP核IP核软IP固IP硬IP软核：是一种可以综合的代码交付的核SOC：SYSTEMONACHIPSOPC：SYSTEMONAPROGAMMABLECHIP硬核：是一种以ＧＤＳＩＩ文件形式进行集成的核，它是已经经过全部设计、布局、布线的核固核：界于软核与硬核之间，它可以以ＲＴＬ或网表的形式提交，或是带有部分物理设计的核名词解释ASIC(ApplicationSpecificIntegratedCircuits，专用集成电路)是相对于通用集成电路而言的，ASIC主要指用于某一专门用途的集成电路器件。ASIC分类大致可分为数字ASIC、模拟ASIC和数模混合ASIC。EDA技术ASIC设计FPGA/CPLD可编程ASIC设计门阵列（MPGA）；标准单元（CBIC）；全定制；（FCIC）；ASIC设计SOPC/SOC混合ASIC设计1.2EDA技术实现目标作为EDA技术最终实现目标的ASIC，通过三种途径来完成：1.超大规模可编程逻辑器件2.半定制或全定制ASIC3.混合ASIC1.2EDA技术实现目标大规模FPGANios嵌入式系统IP软核FlashROM固体硬盘SRAM内存SDRAM内存嵌入式Bios嵌入式ROM嵌入式RAM嵌入式FIFOSDRAM控制模块硬件DSP模块RS232CAN控制器DMAVGA控制器RS232接口电路PS2键盘接口PS2鼠标接口Ethernet接口内部时钟PIC接口浮点算术协处理器VGA接口PS/2键盘/鼠标接口D/A接口A/D接口LCD接口LED接口USB控制器UARTFIFO并行接口图象或语音采样接口立体声输出接口通用I/O口应用系统SOPC基于EDA技术的FPGA基本设计SOPC系统设计DSP技术及DSP系统设计单片机系统设计嵌入式系统设计+++半定制或全定制ASIC按版图结构及制造方法分，有半定制(Semi-custom)和全定制(Full-custom)两种实现方法。全定制方法是一种基于晶体管级的，手工设计版图的制造方法。半定制法是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计成本，提高设计正确率。ASIC设计方法全定制法半定制法门阵列法标准单元法可编程逻辑器件法EDA实验的3个层次1、逻辑行为的实现（特点：非EDA技术及相关器件也能实现，无法体现EDA技术的优势）主要包括原数字电路中的实验项目，如：简单译码器、简单计数器、红绿交通灯控制、表决器、显示扫描器、数字钟表、普通频率计、等等纯逻辑行为实现方面的电路的设计，时钟频率低。EDA实验的3个层次2、控制与信号传输功能的实现（特点：必须使用EDA技术才也能实现，能体现EDA技术的优势)电子设计竞赛赛题如：高速信号发生器（含高速D/A输出）、PWM、FSK/PSK、A/D采样控制器、数字PLL、FIFO、RS232或PS/2通信、VGA显示控制电路、逻辑分析仪、存储示波器、虚拟仪表、图像采样处理和显示、机电实时控制系统、FPGA与单片机综合控制等电路的设计。EDA实验的3个层次3、算法的实现（特点：使用硬件方式取代由传统CPU完成的许多算法功能，实现高速性能）如：离散FFT变换、数字滤波器、浮点乘法器、高速宽位加法器、数字振荡器、DDS、编码译码和压缩、调制解调器、以太网交换机、高频端DSP（现代DSP）、基于FPGA的嵌入式系统、SOPC/SOC系统、实时图象处理、大信息流加解密算法实现等电路的设计，嵌入式ARM、含CPU软核Nios的软硬件联合设计。时钟频率一般在50MHz以上1.3硬件描述语言VHDL硬件描述语言是EDA技术的重要组成部分，VHDL是作为电子设计主流硬件的描述语言。VHDL语言具有很强的电路描述和建模能力，能从多个层次对数字系统进行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠性。用VHDL进行电子系统设计的一个很大的优点是设计者可以专心致力于其功能的实现，而不需要对不影响功能的与工艺有关的因素花费过多的时间和精力。1.4VHDL综合设计过程中的每一步都可称为一个综合环节。(1)从自然语言转换到VHDL语言算法表示，即自然语言综合；(2)从算法表示转换到寄存器传输级(RegisterTransportLevel，RTL)，即从行为域到结构域的综合，即行为综合；(3)RTL级表示转换到逻辑门(包括触发器)的表示，即逻辑综合；1.4VHDL综合设计过程中的每一步都可称为一个综合环节。(4)从逻辑门表示转换到版图表示(ASIC设计)，或转换到FPGA的配置网表文件，可称为版图综合或结构综合。有了版图信息就可以把芯片生产出来了。有了对应的配置文件，就可以使对应的FPGA变成具有专门功能的电路器件。C、ASM...程序C、ASM...程序CPU指令/数据代码：0100101000101100软件程序编译器COMPILER编译器和综合功能比较VHDL/VERILOG.程序VHDL/VERILOG.程序硬件描述语言综合器SYNTHESIZER为ASIC设计提供的电路网表文件（a）软件语言设计目标流程（b）硬件语言设计目标流程VHDL综合器运行流程1.5基于VHDL的自顶向下设计方法自顶向下的设计流程:1．设计说明书2．建立VHDL行为模型3．VHDL行为仿真4．VHDL-RTL级建模5．前端功能仿真6．逻辑综合7．测试向量生成8．功能仿真9．结构综合10．门级时序仿真11．硬件测试12．设计完成1.6EDA与传统电子设计方法的比较手工设计方法的缺点是：1)复杂电路的设计、调试十分困难。2)如果某一过程存在错误，查找和修改十分不便。3)设计过程中产生大量文档，不易管理。4)对于集成电路设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。5)只有在设计出样机或生产出芯片后才能进行实测。EDA技术有很大不同：1)采用硬件描述语言作为设计输入。2)库(Library)的引入。3)设计文档的管理。4)强大的系统建模、电路仿真功能。5)具有自主知识产权。6)开发技术的标准化、规范化以及IP核的可利用性。7)适用于高效率大规模系统设计的自顶向下设计方案。8)全方位地利用计算机自动设计、仿真和测试技术。9)对设计者的硬件知识和硬件经验要求低。10)高速性能好。11)纯硬件系统的高可靠性。1.7EDA的发展趋势系统集成芯片成为IC设计的发展方向，这一发展趋势表现在如下几个方面：¾超大规模集成电路的集成度和工艺水平不断提高，深亚微米(Deep-Submicron)工艺，如0.18μm，0.13μm已经走向成熟，在一个芯片上完成的系统级的集成已成为可能。¾市场对电子产品提出了更高的要求，如必须降低电子系统的成本，减小系统的体积等，从而对系统的集成度不断提出更高的要求。¾高性能的EDA工具得到长足的发展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。¾计算机硬件平台性能大幅度提高，为复杂的SoC设计提供了物理基础。EDA技术实用教程第第22章章EDAEDA设计流程及其工具设计流程及其工具第2章EDA设计流程及其工具本章首先介绍FPGA/CPLD开发和ASIC设计的流程，然后分别介绍与这些设计流程中各环节密切相关的EDA工具软件，最后就MAX+plusII的基本情况作一简述。原理图/VHDL文本编辑综合FPGA/CPLD适配FPGA/CPLD编程下载FPGA/CPLD器件和电路系统时序与功能门级仿真1、功能仿真2、时序仿真逻辑综合器结构综合器1、isp方式下载2、JTAG方式下载3、针对SRAM结构的配置2.1FPGA／CPLD设计流程应用FPGA/CPLD的EDA开发流程:2.1.1设计输入(原理图／HDL文本编辑)1.图形输入图形输入原理图输入状态图输入波形图输入2.HDL文本输入2.1.1设计输入(原理图／HDL文本编辑)这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。2.1.2综合整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应互的映射关系。2.1.3适配适配器也称结构综合器，它的功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件。适配所选定的目标器件(FPGA/CPLD芯片)必须属于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。2.1.4时序仿真与功能仿真时序仿真功能仿真就是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。2.1.5编程下载通常，将对CPLD的下载称为编程(Program)，对FPGA中的SRAM进行直接下载的方式称为配置(Configure)，但对于OTPFPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。FPGA与CPLD的辨别和分类主要是根据其结构特点和工作原理。通常的分类方法是：将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。2.1.6硬件测试最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计项目在目标系统上的实际工作情况，以排除错误，改进设计。2.2.2一般A