06-A-第六章--习题课解析

第六章习题课小结:时序电路=组合电路+存储电路1.工作描述可用以下四组方程来描述:激励方程､状态方程､输出方程､时钟方程。2.分类(1)按模型分类mealy型—Z(tn+1)不仅与X(tn)有关,还和Q(tn)有关。Moore型—Z(tn+1)只与Q(tn)有关，而和X(tn)无关。（3）按时钟分类同步:只有一个CP信号。异步：有多个CP信号。3.时序电路的分析目的:是为了找出该电路输出和输入之间的逻辑关系,以确定电路的逻辑功能。（1）分析电路结构1）找出电路中哪些部分是组合电路。2）找出电路中哪些部分是存储电路。3）找出输入X和输出Z。4）确定电路是同步还是异步电路。（2）写出四组方程（3）作状态转移表､状态转移图或波形图。（4）叙述电路的逻辑功能。（难点）4.寄存器和移存器(1)寄存器——用来存储“0”或“1”的一组二值代码的电路。介绍的典型芯片74175：结构特点：各FF之间没有连接，各自独立工作。①CP1=CP2=CP3=CP4=CP（同步存数）②有Q和Q输出。要求掌握：功能表和管脚图。（2）移存器——暂存数码+移位功能（具有两种功能）结构特点：各FF之间有联系，除第一级外的各FF的数据输入端均连接相邻FF的输出端。两者在功能上的相同之处：都能暂存数据。不同之处：移存器具有移位功能。寄存器无移位功能。强调：移存器中所使用的FF必须是无空翻的FF。否则，工作时会出现逻辑错误。移存器的分类：按移位方向分类单向双向按IN/OUT方式分类典型芯片介绍了74194，74195，74165，其中：▼74194为重点掌握的芯片MSI移位寄存器•74194——四位串入、并入—串出、并出双向移位寄存器。•74195——四位右移移存器•74165——串入、并出—串出8位右移移存器级联扩展74194级联可实现8位双向移存器5、计数器的分析•同步、异步分析步骤：由电路触发器激励函数(公式和图解）状态转移表分析模长和自启动性。用图解法，注意高低位顺序，一般数码越高位权越高：Q3Q0•移存型计数器属于同步计数器，只要求出第一级触发器的次态方程和初始状态，就可以写出状态转移表。6、计数器的设计•同步计数器的设计：状态转移表激励函数和输出函数(自启动性检查)电路图状态转移图。•异步计数器的设计：采用脉冲反馈法。反馈电路加基本SRFF，使电路可靠复位。•移存型计数器的设计：列状态转移表必须满足移存规律，主要求解第一级触发器的激励函数。常用移存型计数器：环形和扭环形。同步二进制加法计数器的规律b.所有触发器都接成TFF形式a.CP1=CP2=…=CPn=CPc.T1=1，),,3,2(11niQTijjid.njjQZ1或写成：T2=Q1，T3=Q1Q2，···，Tn=Q1Q2Q3···Qn-1或写成：Z=QnQn-1Qn-2····Q2Q1同步二进制减法计数器的规律b.TFF形式a.CP1=CP2=…=CPn=CPc.T1=1，d.),,3,2(11niQTijjinjjQZ1或写成：T2=Q1，T3=Q1Q2，···，Tn=Q1Q2Q3···Qn-1或写成：Z=QnQn-1Qn-2····Q2Q1异步二进制加法计数器的规律：（1）由n个T’FF构成。（2）计数脉冲接第一级触发器的时钟CP0。（3）后一级输出Qi+1是前一级输出Qi的二分频，且在Qi的下降沿触发，因此对于JKFF：QiCPi+1对于DFF：QiCPi+1进位信号Z=Q1Q2…Qn异步二进制减法计数器的规律：（1）由n个T’FF构成。（2）计数脉冲接第一级触发器的时钟CP0。（3）后一级输出Qi+1是前一级输出Qi的二分频，且在Qi的上升沿触发，因此对于JKFF：QiCPi+1对于DFF：QiCPi+1进位信号Z=Q1Q2…QnMSI同步计数器•74161——4位二进制加法计数器,CR：异步清0。•74163——4位二进制加法计数器，CR：同步清0。•74160——十进制8421BCD加法计数器,CR：异步清0。引脚、功能与74161相同，只是Qcc=1001时为1。级联扩展•74161、74163、74160可同步级联也可异步级联，级联后模长分别为：M=256，M=256，M=100。MSI实现任意进制计数器(MN)•反馈法：异步清0法和同步置数法。注意：用LD端置全1（置最大数法）时，反馈状态对应编码中出现0的端口需通过非门送入反馈门。•任意进制计数器的进位信号/分频输出可以很方便的从反馈门输出端（CR,LD）直接引出。1）整体清“0”法或整体置数法基本思路：先将计数器级联组成模长大于M的计数器，计满M个状态后，采用清“0”或置数法实现M进制计数器。注意：异步级联不能采用置数法。2）分解法基本思路：将M=M1×M2×…Mn，其中M1、M2、…Mn均不大于N，则用n片计数器分别组成M1、M2、…Mn进制的计数器，然后异步级联即可构成M进制计数器。MSI实现任意进制计数器(MN)几种连接方式的模长：M1CP1M2CP2进位进位M=M1×M2CPM1CP1M2CP2逻辑门M为M1和M2的最小公倍数进位进位CPCP1CP2级联进位CP反馈门序列码发生器•已知序列发生器：移存型和计数型。•已知序列长度发生器：用最长线性序列加反馈的设计方法。D1=f起跳状态+QnQn-1…Q1m序列反馈函数记住n5。五、顺序脉冲发生器六、时序电路的分析和同步时序电路的设计二进制计数器SSIDFFJKFF同步异步MSI7416174163十进制计数器：74160从教材的角度总结：任意进制计数器SSI采用次态方程来设计,求各FF的激励函数(用门和FF自行设计,方法与书上的不同)。MSI（MN）清零法置数法可靠清零异步：同步：置最小数法：LD=QCC，最小数=N-M置“0”法：LD=M-1置最大数法：LD=M-2数据端取全“1”状态MSI（MN）异步级联——前级的QCC输出经过一个反相器，加入后级的CP2。N=N1·N2。同步级联——CP1=CP2=CP，I片的P=T=1，Ⅱ片的P=T=QCC（I）。实现的方法：整体预置“0”，或整体复“0”。6.移存型计数器（采用的典型芯片为：74194）典型电路环型计数器:特点:原码反馈。优点：电路结构简单，不需要另加译码器。缺点：FF的利用率不高，不具有自启动性，需要人工干预。扭环计数器：特点:反码反馈。优点：FF的利用率提高了一倍。缺点：不具有自启动性，需要人工干预。7.序列码发生器计数型=计数器+组合电路SSI:门+FF实现MSI:74161+74151反馈移存型=移存器+组合电路给定序列码给定序列长度最长线性序列码,m序列码的设计,M=15M=2n=16M2n–1注意:用使能端避免冒险8.时序脉冲发生器9.时序电路设计计数器+译码器SSI:门和FF构成。MSI：74161和74138构成。问题的提出抽象原始状态图化简最简的状态转移图状态分配电路设计确定FF获得电路方程（这里要考虑功能冒险）例一、填空题和选择题（1）通过级联方法，把两片4位二进制计数器7416l连接成为8位二进制计数器后，其最大模值是。（2）对MSI计数器，若，无论CP信号处于何状态，74161计数器立即清零，该清零方式称为；MSI计数器74163的清零方式为。（3）分析时序电路时所列的四组方程包括时钟方程、、及电路输出方程。（4）设计模为12的二进制计数器，如使用74163利用CR端以复0法则其反馈态Q3Q2Q1Q0为，如使用74161利用LD端以置最小数法设计，则所置数为（）2。（5）74LS161，74LS160和74LS163均为常用的加法计数器。与74LS161之功能相比，不同之处在于74LS160为，74LS163为。0CR256异步清零同步清零激励方程次态方程10110100模十计数器同步清零（6）若将一片模值为10的74160芯片和一片模值为16的74161芯片同步级联，则级联后的模值为。（7）由3个JK触发器构成的3位二进制同步加法计数器的基本结构是:CP1=CP2=CP3=CP;各级触发器均接为,且T1=,T2=,T3=,Z=。（8）一个10位的二进制数最大可表示的十进制数是。(9)两片74160组成的电路如图1所示，计数器是采用了（置数法、复0法），级联的方式是级联，实现的模长为，74160(1)、74160(2)的反馈状态分别为（）2和（）2。160TFF1Q1Q1Q2Q1Q2Q31023复0法同步4200100100例二、试用整体预置零法在图5增加适当的连线,构成同步二十四进制计数器，（注：图中与非门的输入端数视需要而定）。解:74161异步清零,同步置数，采用置零法实现。(24)10=(00011000)2,计数状态:00000000～00010111,反馈函数按(00010111)2写。例三、分析图所示计数器电路，说明是模长为多少的计数器，并列出状态转移表。当M=0时，预置数为(0010)2，则是8进制计数器；当M=1时，预置数为(0100)2，则为6进制计数器。将例三改为设计题：试用一片74160和一个开关设计计数器，当K=0时，计数器Q3Q2Q1Q0为0010～1001；当K=1时，计数器Q3Q2Q1Q0为0100～1001。请画出电原理图。解：当K=0时，预置数为(0010)2，则是8进制计数器；当K=1时，预置数为(0100)2，则为6进制计数器。例四:判断下图所示电路是几进制计数器?M=365M=512+256+64+32+4+1=86974160是模十计数器,电路为同步级联并采用置”0”法,则M-1=36474161是M=16计数器,电路为同步级联并采用置”0”法实现,则M-1=001101100100例五:试分析图所示电路的分频比(即Y与CP的分频比)。Y与CP的分频比为1：24074161是M=16计数器,电路为同步级联并采用置”0”法,则M-1=01110111。M=64+32+16+4+2+1+1=120,则Y=120×2=240。11例六:试给出一个自动售饮料机的原始状态转移图。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角硬币后机器自动给出一杯饮料，投入两元（两枚一元）硬币后，在给出饮料的同时找回一枚五角的硬币。解：①输入变量为A、B，输出变量为Y、Z；取投币信号为输入变量，用A、B表示，给出饮料信号和找钱信号为输出变量，用Y、Z表示。变量定义：A：表示投入一枚一元硬币。B：表示投入一枚五角硬币。Y：表示给出饮料。Z：表示找回一枚五角硬币。状态定义：S0:初始状态。S1:收到五角硬币。S2:收到一元硬币。S3:收到一元五角硬币。并入S0状态。例1原始状态转移图00/0000/0010/00AB/YZS2S0S101/0001/0001/1010/1000/0010/11变量定义：A：表示投入一枚一元硬币。B：表示投入一枚五角硬币。Y：表示给出饮料。Z：表示找回一枚五角硬币。状态定义：S0:初始状态。S1:收到五角硬币。S2:收到一元硬币。S3:收到一元五角硬币。并入S0状态。例七:试用JKFF和必要器件设计能产生输出序列为1110010,1110010，·····的移存型序列信号发生器。解：1110010，1110010，···√√√√√√000→001√具有自启动性电路图例八:试分析下图电路,完成要求1和要求2。1.74194的状态转移表右移注意别上当A2A1A0Q0Q1Q2Q3DSRF00001D0=010001D4=111001D6=011101D7=111110D7=101110D3=000110D1=100010D0=0例九:用一片74194和若干与非门设计一个产生序列码为110100,···且能自启动的序列信号发生器。要求：导出DSL的表达式并画出电路。解：110100，1101002.F端输出的序列信号为:F=01011010Q1Q2Q3DSL110110100100100100110110检查自启动：00