Quartus13.0使用步骤

1附录1QuartusⅡ使用步骤1．文件夹的建立在计算机上创建文件夹，要求用英文或数字命名，不能用中文命名。2．文本文件的建立1)打开QuartusⅡ13.0sp1软件，如图（1）所示。图（1）2)点击左上角图标，或者File下的NEW，会弹出如图（2）所示的NEW对话框，选择“VHDLFile”选项，单击“OK”打开一个无标题文本文件编辑窗口，如图（3）所示，按设计要求输入VHDL源程序代码。图（2）2图（3）3)输入完毕后，点击按钮，会弹出如图（4）所示的对话框，注意：文件名FileName必须与实体名相同，本例程实体名为FULL_ADD，所以此时的Filename中输入FULL_ADD。保存到之前建立的自己的文件夹下。当出现问句“Doyouwanttocreate…..”时，若单击“是”按钮，则直接进入创建工程流程，如图（5）；图（4）3图（5）4)使用NewProjectWizard可以为工程指定工作目录、分配工程名称及指定最高层设计的实体名称等。在此要利用NewProjectWizard工具创建此设计工程，即令顶层设计FULL_ADD为工程。点击next即弹出“工程设置”对话框如图（6）。4图（6）5)将设计文件加入工程中。单击下方的Next按钮，在弹出的对话框中单击Filename后面的按钮，选中与工程相关的所有VHDL文件，点击ADD加入工程，即得到如图（7）所示窗口。点击“Next”弹出图（8）所示窗口。图（7）56)选择目标芯片。单击Next按钮，选择目标芯片。本次实验选择芯片的类型如图（8）所示，Family选择CycloneIVE，Availabledevice选项栏下选择EP4CE40F23I7。图（8）7)选择仿真器和综合器类型。单击图（8）所示的Next按钮，弹出选择仿真器和综合器类型的窗口图（9），在此都选默认项“NONE”。6图（9）8)结束设置。再单击Next按钮后及弹出“工程设置统计”窗口，上面列出了此工程相关的设置情况。最后单击Finish按钮。如图（10）所示。图（10）79)生成器件。选择File→Create∕update→CreateSymbolFileForCurrentFile生成FULL_ADD器件。成功后如图（11）所示。图（11）3.图形文件的建立1)点击左上角图标，或者File下的NEW，会弹出如图（12）所示的NEW对话框，选择选项，单击“OK”。出现如图（13）所示窗口。图（12）8图（13）2)绘制图形文件。双击图（13）所示窗口的空白处，则出现如图（14）所示的窗口，点击Project下的FULL_ADD文件则选择了FULL_ADD器件，重复选择4次，以便构成四位全加器。右击器件，选择GeneratePinsforSymbolPorts生成引脚。为引脚命名的方法是：在引脚的PIN-NAME处双击鼠标左键，然后输入指定的名字即可。将引脚连线情况改为图(15)中所示情况，连线时，如果需要连接两个端口，则将鼠标移到其中一个端口上，这是鼠标指示符自动变为“+”形状，然后可按下属步骤操作：（1）一直按住鼠标左键并将其拖至第二个端口；（2）放开左键，则一条连线被画好了；（3）如果需要删除一根连接线，可单击这根连接线使其呈高亮线（为红色），用手按DEL键即可删除。完成的原理图如图（15）所示。图（14）9图（15）3)绘制完成后，进行保存，注意：文件名不能与之前的vhd文本文件相同。4)选中绘制图形Block1,然后点击菜单栏Project→5)单击编译器快捷方式按钮，完成编译后，弹出菜单报告错误和警告数目，并生成编译报告。如图（16）。图（16）106)通过左下方的Tasks栏选项中的→→可以查看综合后生成的寄存器传输级结构如图（17）。图（17）4.时序仿真对工程编译通过后，必须对其功能和时序性质进行仿真测试，以了解设计结果是否满足原设计要求。1）打开波形编辑器。点击左上角图标，或者File下的NEW，会弹出NEW对话框，选择“UniversityProgramVWF”选项，单击“OK”。2）仿真时间的设定。选择执行Edit→SetEndTime子命令，在EndTime设置框中输入适当的时间，如图（18）所示。图（18）3）输入节点。在左侧一栏中，点击鼠标右键，在弹出的菜中选择InsertNodeorBus，如图（19）所示，在出现的图（20）中，选择NodeFinder，将打开NodeFinder对话框，本实验对输入输出的管脚信号进行仿真，所以在Filter中选择Pins：all，点击List按钮，如图（21）所示。11图（19）图（20）图（21）空白处双击可以进行节点设置124)编辑输入波形。在图（21）左栏中选择需要进行仿真的端口通过中间的按钮CopytoSelectedNodeslist加入到右栏，点击OK，端口加入到波形文件中，如图（22）。图（22）5）在图（23）中，选择一段波形，通过上边的设置功能选择按钮，给出设定的输入值。各种功能选择按钮，主要用于绘制、编辑波形，给输入信号赋值。具体功能如下：：放大、缩小波形；：表示不定态；：表示赋0；：表示赋1；：表示高阻态；：表示低电平；：表示高电平；：给选定信号赋原值的反值；：给信号赋计数值；：设置时钟信号的波形参数；：输入任意固定的值；：输入随机值图（23）13图（24）6）点击Simulation菜单选Option，在弹出的对话框中选QuartusIISimulator，点OK，如图（25），然后在弹出的图（26）窗口中点击OK。如图（27）点击Simulation菜单选RunFunctionalSimulation，仿真后得到图（28）所示结果。图（25）图（26）14图（27）图（28）7）要求四位输出以总线方式显示，在图（27）所示vwf仿真文件中操作如下：将鼠标移到Name区域的a1上，按下鼠标左键并往下拖动至a4与b1之间，松开鼠标左键；然后用同样的方法移动a2，a3，a4，得到如图（29）所示窗口从上到下分别为a4，a3，a2，a1。然后选中这4个信号；在选区中（黑色）上单击鼠标右键，打开一个浮动菜单，如图（31）所示，选择Grouping→Group，出现相应对话框后图（31），完成相应设置并保存，如图（32）。默认为二进制，要求改为十六进制。用同样的方法把其余信号组合成总线方式显示。图（29）15图（30）图（31）图（32）8）点击快捷按钮，开始仿真，完成后得到波形如图（33）所示，根据分析，功能符合设计要求。可以继续修改输入的信号值，分析输出结果是否正确。图（33）169）保存波形文件。图（34）4.管脚的绑定1)根据硬件接口设计，对芯片管脚进行绑定。选择Assignments菜单下PinPlanner选项，双击对应管脚后Location空白框，出现下拉菜单中选择要绑定的管脚，在图（35）中完成所有管脚的分配，并把没有用到的引脚设置为Asinputtri-stated，方法是Assignments→Device→DeviceandPinOptions→UnusedPins，绑定后如图（36），然后单击编译器快捷方式按钮重新编译工程。图（35）17图（36）5.器件下载及连线1)按照分配管脚的顺序使用排线将PIN-A3—PIN-A6分别接入拨码开关S1—S4，PIN_A7—PIN-A10分别接S5—S8，PIN_A13接S9，PIN-A17—PIN-A20接D1—D4，PIN_B3—PIN_B6分别接D5—D8。2)对目标版适配下载，单击Programmer按钮，屏幕显示如图（37）所示；检测安装下载电缆(单击HardwareSetup)弹出对话框如图（38）所示（图（38）中若出现有USB-Blaster[USB-0]选项，则表明实已安装好验箱仿真器驱动，若不出现此选项，则需要安装实验箱仿真器驱动），选择USB-Blaster下载电缆，关闭该对话框，然后载入并选中下载文件，点击Start开始下载。图（37）18图（38）