硬件描述语言VHDL大总结

中北大学仪器与电子学院Author:WangDingWednesday,December16,2015VHDL大总结一、填空题1.两种标识符短、扩展2.4种基本数据类型常量、变量、信号、文件3.常量说明格式constant常数名:数据类型：=表达式；4.三种数据变换方法？函数转换、常数转换、类型标记5.四种运算操作符？逻辑、关系、算术、并置6.如何启动进程?(1).必须包含一个显示的敏感信号变量(2).或者包含一个wait语句7.五种基本结构？库(library)、包集合(package)、实体(entity)、结构体(architecture)、配置(configuration)8.信号与变量代入？(1).=(2).:=9.列举可编程逻辑器件?PROMPLAPALCPLDFPGAEPROMEEPROMGAL10.数据类型整数、位、位矢量、符号、布尔量、时间、错误等级、标准逻辑11.四种端口模式？IN—OUT—INOUT—BUFFER12.三种子结构描述语句？BLOCK—PROCESS—SUBPROGRAMS中北大学仪器与电子学院Author:WangDingWednesday,December16,201513.结构体三种描述方式寄存器传输（RTL）--数据流、结构描述、行为描述14.标识符规则？(1).不以数字靠头(2).下划线不连续(3).不与保留字重复(4).下划线前后必须有英文字母或者数字(5).最后一个不能使用下划线（连字符）15.扩展标识符\12@+\16.赋值？(1).信号、变量可以多次赋值(2).常量只能定义时赋值（进程内部，子函数内部）17.高阻、不定态？'Z'------------'X'18.进程位置？结构体内部19.变量位置?进程内部---包内部----子程序内部20.进程执行机制？敏感信号发生跳变21.优先级？if语句之间具有不同优先级22.时序电路的去驱动信号？时钟23.时序电路在何时发生变化？时钟信号的边沿24.两种状态机？(1).moore-----f(现状)(2).mealy-----f(现状，输入)中北大学仪器与电子学院Author:WangDingWednesday,December16,201525.什么有九值逻辑标准逻辑（STD_LOGIC）26.定义信号a，4位标准逻辑向量?SIGNALA:STD_LOGIC_VECTOR(3DOWNTO0);27.定义变量b，整型，范围0到9SIGNALB:TNTEGERRANGE0TO9;28.空操作？NULL29.CPLD与FPGA?(1).基于乘积项技术—内带存储(2).基于查找表技术—需要外部扩展存储，比如扩展EEPROM30.IF语句三种类型？(1).门闩（shuan）控制(2).二选一控制(3).多选一控制31.常用库与包集合？LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_ARITH.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;32./=的功能？在条件判断时判断操作符两端不相等33.串行与并行？(1).赋值语句—并行(2).IF语句------串行二、判断题1.缺少库文件LIBRARYIEEE2.缺少包集合USEIEEE.STD_LOGIC_1164.ALL中北大学仪器与电子学院Author:WangDingWednesday,December16,20153.实体定义的分号问题port(aaa;bbb;ccc);或者port(aaa;bbb;ccc);4.带入语句问题(1).信号---=(2).变量---:=5.引号问题？(1).字符----''(2).字符串----6.末尾分号问题(1).ENDCASE;(2).ENDPROCESS;7.PROCESS必须赶上敏感信号？包含WAITON语句可以不列出8.VHDL与C语言没差别？(1).运行基础—CPU+RAM;逻辑、触发器组成的数字电路(2).执行方式---串行；并行(3).验证方式---变量值；时序逻辑关系9.进程之间传递用信号，非变量10.默认值数值型变量默认为0----------不要加引号（位变量）11.类型定义?typewris(wr0,wr1,wr2);定义的是类型需要为该类型定义对象才可以赋值12.设计方法?(1).传统------------自下至上(2).VHDL----------自上至下中北大学仪器与电子学院Author:WangDingWednesday,December16,201513.层次设计？高层次可以调用低层次14.进程语句数量一个程序可以多个进程语句15.运算符优先级NOT乘法正负关系逻辑16.signalsel:integer?right17.进程内和进程外？原则上不一致，在没有敏感信号的前提下，可以认为一致18.定义实体至少包含一条portmap?false19.时间效率?状态机比计数器更有效，更紧凑三、简答题1.名称映射与位置映射？(1).名称：COM1:U1PORTMAP(A=N1，B=N2，C=N3);(2).位置：PORT(A,B:INBIT;C:OUTBIT);引用时：U2：AND2PORTMAP(NSEL,D1，AB);2.调用库里面包含的元件的方法？(1).COMPONENT(2).PORTMAP3.信号与变量的区别？(1).信号延时赋值，变量立即赋值(2).=;:=(3).信号在器件内部相当于连线，变量没有(4).信号在结构体内定义，而变量在PROCESS中定义中北大学仪器与电子学院Author:WangDingWednesday,December16,20154.三种描述方式的区别？方式优点缺点适用场合结构化连接关系清晰，模块化清晰不易理解，繁琐电路层次化设计数据流（寄存器）布尔函数定义明白不易描述复杂电路小门数设计行为电路特性清晰明了综合效率相对较低大型复杂的电路模块设计5.条件带入语句与条件语句的区别?(1).后者只能在进程内部使用(2).带入语句必须有ELSE，而条件语句可以没有(3).带入语句不能嵌套，而条件语句可以6.两种状态机的区别?7.简述CPLD与FPGA？(1).CPLD—乘积项技术—(2).FPGA—查找表技术--需要配置外部程序寄存芯片8.进程语句的特点?(1).并发执行，信号传递，可以存取结构体或实体中所定义的信号(2).内部语句都是顺序执行(3).启动进程--必须包含敏感信号或者wait语句9.简述VHDL基本结构库、包集合、实体、结构体、配置10.可编程逻辑器件的优点？(1).集成度高—可以替代几千块通用芯片(2).完善先进的开发工具(3).可以反复擦除、编程，方便设计和修改(4).可以灵活的定义管脚(5).保密性很好四、编程题1.二选一电路ENTITYMUXISPORT(D0:INBIT;D1:INBIT;中北大学仪器与电子学院Author:WangDingWednesday,December16,2015SEL:INBIT;Q:OUTBIT);ARCHITECTURECONNECTOFMUXISSIGNALTEMP1,TEMP2，TEMP3：BIT;BEGINCALE:BLOCKBEGINTEMP1=D0ANDSEL;TEMP2=D1AND(NOTSEL);TEMP3=TEMP1ORTEMP2;Q=TEMP3;ENDBLOCKCALE;ENDCONNECT;ENDCONNECT;中北大学仪器与电子学院Author:WangDingWednesday,December16,20152.四选一电路3.四位加法计数器4.八-三编码器5.四位逐位进位全加器6.数值比较器7.三-八译码器8.二-十（BCD）优先权编码器9.精确计时电路10.触发器11.四状态循环12.异或门设计13.二输入与非门14.三态门15.6分频器16.二-四译码器17.四-十六译码器18.8进制异步复位计数器五、附加19.IF语句门闩控制IF(A='1')THEN中北大学仪器与电子学院Author:WangDingWednesday,December16,2015C=B;ENDIF;二选择控制IF(SEL='1')THEN***;ELSE***;ENDIF;多选择控制IF**THENXXX;ELSIF**THENXXX;ELSEXXX;ENDIF;20.CASE语句CASESELISWHEN0=Q=I0;WHEN1=Q=I1;WHENOTHERS=Q=XXXXXX;ENDCASE;21.并发信号带入语句实质是一个进程语句的缩写22.条件信号带入语句Q=I0WHENSEL=00ELSEI1WHENSEL=01ELSE'X';23.选择信号带入语句WITHSELSELECTQ=I0WHEN0,I1WHEN1,I2WHEN2,'X'WHENOTHERS;