闩锁效应

微电子器件的可靠性复旦大学材料科学系1微电子器件的可靠性MicroelectronicsReliability第十二章CMOS电路的闩锁效应(Latch-upEffect)微电子器件的可靠性复旦大学材料科学系2NPNP可控硅的工作特性可控硅的特性曲线微电子器件的可靠性复旦大学材料科学系3CMOS电路的闩锁效应CMOS电路闩锁效应是在异常工作条件下，引发的CMOS电路中的寄生晶体管进入的一种异常状态。CMOS电路受激发发生闩锁效应时，电路的VDD与VSS间呈低阻状态，类似可控硅器件的特性。因而闩锁效应也成为可控硅效应。微电子器件的可靠性复旦大学材料科学系4闩锁效应分类如激发源去除后，电路仍保持低阻状态，这种闩锁称为自持的闩锁效应。如激发源去除后，电路返回原来的高阻状态，则称为非自持的闩锁效应。微电子器件的可靠性复旦大学材料科学系5闩锁效应的危害进入低阻状态后，若外电路不能限制器件中电流的大小，可能有过量的电流流过电路，引起器件局部过热，发生金属化熔化或烧断，致使P－N结漏电流增加或短路，造成电路失效。微电子器件的可靠性复旦大学材料科学系6CMOS电路中的寄生三极管闩锁效应是一种寄生三极管效应。CMOS电路中的各个P、N型区可组成若干个寄生双极型三极管，组成四层的PNPN结构。也可看作PNP三极管和NPN三极管相互连接。微电子器件的可靠性复旦大学材料科学系7闩锁效应发生的机理由一个PNP三极管及一个NPN三极管相串接的PNPN四层结构。在加VDD后，J1，J3两个P－N结处于正向偏置，J2处于反向偏置。Ic1=II+ICO1Ic2=2I+ICO2I=Ic1+Ic2由上两式得I=(1+2)I+ICO1+ICO2I=(ICO1+ICO2)/[1－(1+2)]当(1+2)＝1，电路总电流I微电子器件的可靠性复旦大学材料科学系8CMOS闩锁电路模型CMOS闩锁电路模型微电子器件的可靠性复旦大学材料科学系9发生闩锁效应的条件发生闩锁效应的条件是1+21，若用三极管的共发射极电流放大系数来表示，则为121这表明当两个寄生三极管的电流放大系数达到一定值时，电流的增加会不受到限制，这时就发生CMOS电路的闩锁效应。微电子器件的可靠性复旦大学材料科学系10发生闩锁效应的条件考虑了存在衬底电阻RS和阱电阻RW时，发生闩锁效应的临界条件是：NPNPNP1＋[1＋PNP)(IRSub+(IRW/PNP)]/[1－IRSub－IRW(1+(1/PNP))]式中IRSub为流过衬底电阻的电流，IRW为流过阱电阻的电流。微电子器件的可靠性复旦大学材料科学系11发生闩锁效应的条件CMOS电路发生闩锁效要满足以下四个条件：1.电路能够进行开关转换，相关的PNPN结构回路增益必须大于1；2.寄生双极晶体管的发射极－基极处于正向偏置。最初仅一个晶体管处于正偏，当电流注入后，引起另一个晶体管的发射极－基极处于正向偏置；3.电流的电源能够提供足够高的电压，其数值大于或等于维持电压；4.触发源能保持足够长的时间，使器件进入闩锁状态。微电子器件的可靠性复旦大学材料科学系12CMOS电路闩锁效应的触发方式1.输入节点的上冲/下冲；2.输出节点的上冲/下冲；3.N阱的雪崩击穿；4.从N阱到外部N形扩散区的穿通；5.衬底到内部P扩散区的穿通；6.寄生场区器件(寄生场效应管由N阱和离N阱很近的N＋扩散区的场区形成)的穿通；7.光电流－辐射；8.源－漏结雪崩击穿；9.位移电流。微电子器件的可靠性复旦大学材料科学系13防止闩锁效应的措施减小电流放大系数增加扩散区的间距增加阱的深度采用保护环结构减小寄生电阻采用外延衬底微电子器件的可靠性复旦大学材料科学系14防止闩锁效应的措施工艺技术措施A.减小材料的少数载流子寿命如采用金扩散，B.建立基区的减速场建立基区减速场的一个方法是在P阱下面加一个P＋埋层，自建电场和脉冲外扩散减速场，可使纵向PNPN的电流增益减小了两个数量级。C.采用肖特基势垒源－漏极它与扩散源－漏极相比，它的发射极注入效率要小得多。微电子器件的可靠性复旦大学材料科学系15防止闩锁效应的措施设计方面的措施：1。采用保护结构保护结构有：少数载流子保护结构和多数载流子保护结构。少数载流子保护结构（通常称为保护环〕是用来提前收集会引起闩锁的注入的少数载流子。它可以是受反向偏置的源－漏极扩散区或是另加的阱扩散区。测量表明，注入P衬底的电子，只有百分之几能从包围寄生发射极的N阱保护环中逃逸。而用P＋外延衬底P－制造的同样结构，N阱保护环中逃逸的机率就降到百万分之几。微电子器件的可靠性复旦大学材料科学系16少数载流子保护结构三种N＋保护环微电子器件的可靠性复旦大学材料科学系17防止闩锁效应的措施2。多条阱接触3。衬底接触环4。紧邻源极接触微电子器件的可靠性复旦大学材料科学系18防止闩锁效应的措施双极型耦工艺：1。外延CMOS2。较低薄层电阻的退化阱3。衬底和阱的偏置4。深槽隔离技术微电子器件的可靠性复旦大学材料科学系19闩锁效应的试验目前常用的标准是美国电子工程协会(EIAElectronicIndustresAssociation）制定的EIA/JESD78集成电路闩锁试验(ICLatcu-UpTest).闩锁试验包括电流试验（ITest)和电源电压过压试验(VsupplyOverVoltageTest)。微电子器件的可靠性复旦大学材料科学系20电流试验电流试验时，通过试验端向器件注入一定量的电流，检查在该注入电流下，电路是否会进入闩锁状态。注入电流包括正电流和负电流两个极性。试验端的状态包括逻楫高和逻辑低两个状态。正注入电流的一般是100mA+Inom或1.5Inom中的数量大的一个。负注入电流的一般是—100mA或—0.5Inom中的数量大的一个。试验时，电源电压是最大工作电压。微电子器件的可靠性复旦大学材料科学系21电源电压过压试验电源电压过压试验时，试验端的状态包括逻楫高和逻辑低两个状态。触发电压的高度是最大电源电源的1.5倍(1.5VsupplyMAX)微电子器件的可靠性复旦大学材料科学系22试验电压波形试验电压波形