60秒电子秒表计时器

电子课程设计——————电子秒表学院：华科学院电子信息工程系专业、班级：电气082201H姓名：王馨学号：200822050122指导老师：曹俊琴2010年12月目录一、设计任务与要求……………………………………3二、总体框图……………………………………3三、选择器件……………………………………6四、功能模块……………………………………15五、总体设计电路图……………………………………22六、课程设计心得……………………………………23电子秒表一、设计任务与要求1、计时部分由0.1s位，s个位、s十位和min个位四个计数器组成。其中min个位、0.1s位分别为8421BCD码十进制计数器，个位和十位组成六十进制8421BCD码计数器。计数范围0-10min。2、用一个按键实现清零、计时、停止三种工作状态，当按键第一次按下时，秒表开始计时。当第二次按下时，秒表停止计时。当第三次按下时，秒表则清零。3、脉冲源可通过555多谐振荡器提供。二、总体框图1、总体框图图1总体框图2、模块的功能（1）秒表控制模块：实现对秒表的暂停、计数、清零等功能的控制。（2）脉冲产生模块：能够产生脉冲信号，从而实现对计数模块的控制。（3）计数循环产生模块：可以对时钟脉冲计数，并且具有分频功能。（4）译码显示模块：构成此模块的数码管将计数循环电路模块的状态转换用数译码显示模块计数器循环产生模块脉冲产生模块秒表控制模块字显示出来。3、设计思路（1）秒表控制模块的设计：应设计一个控制电路，实现对秒表的暂停、计数和清零。（2）脉冲产生模块的设计：可以利用555定时器组成的多谐振荡器产生的脉冲信号和三态门、D触发器组成的单脉冲来实现对计数循环模块的脉冲控制，而且根据多谐振荡器的输出脉冲频率，使秒表在规定的时间内完成状态转换。（3）计数循环产生模块的设计：要选择具有对时钟脉冲选择和具有分频功能的计数器。（4）译码显示模块的设计：可选用4输入显示数码管或7输入显示数码管将计数循环电路模块的状态转换用数字显示出来。4、设计方案4、设计方案222译码显示译码显示设计热副科级珀尔计时、暂停、清零图2设计方案图1、多谐振荡器电路：多谐振荡器是一种能产生矩形波的自激振荡器，也称矩形波发生器。“多谐”指矩形波中除了基波成分外，还有丰富的高次谐波成分。多谐振荡器没有稳态，只有两个暂稳态，在工作时，电路的状态在这两个暂稳态之间自动地交替变换，由此产生矩形波脉冲信号，常用作脉冲信号源及时序电路中译码显示分钟个位秒十位秒个位0.1S位与门单脉冲发生器多谐振荡器电路开关控制电路的时钟信号。具体地说，如果开始时多谐振荡器处于0状态，那么它在0状态停留一段时间后将自动转入1状态，在1状态停留一段时间后又将自动转入0状态，如此周而复始，输出矩形波。通过对电容、电阻的计算来确定0.1秒脉冲，实现对计数器的时钟控制。多谐振荡器在接通电源以后，不需要外加触发信号，便能自动产生矩形脉冲。多谐振荡器有很多种，例如对称式多谐振荡器，非对称式多谐振荡器，石英晶体多谐振荡器，555定时器构成的多谐振荡器等等。面对如此众多选择，我最终决定选择555定时器构成的多谐振荡器，基于以下原因：（1）CB555定时器属于常见器件，是一种性能较好的时钟源，类似石英晶体振荡器虽然更为精确，但考虑到普遍性以及易实现性我选择CB555这个器件。（2）555定时器构成的多谐振荡器，相对其他方案更容易调整输出频率，通过调节滑动变阻器就可实现频率调整，调节方便快捷。2、单脉冲发生器电路：由开关控制的单脉冲发生器电路由三态门和D触发器组成。在此触发器中通过三态门滤波使输出都为高电平，再经过一个与非门使它的输出都为低电平，从而作为计数器清零端的控制信号。当触发器的输出Q为低电平时，计数器清零。3、开关控制电路：本模块主要由74LS160构成，将电路分为三个状态:0、1、2。当控制电路的160显示1的时候，表示计数，当控制电路的160显示2的时候，表示停止,当160显示0的时候，表示清零。160显示1时，160的QA管脚输出高电平，与时钟信号一起经过与门，进入计时器的时钟信号端。当160显示2时，160的QA输出低电平，计时停止。当160显示0时，160的四个输出管脚全为低电平，经过非门后在一同进入四输入的与非门，进入计时器的清零端，计时器清零。4、与门：与门的两个输入分别为脉冲信号和计数器QA的输出端。当脉冲发生器的输出为高低电平，QA端输出高电平时，其输出为高低电平，脉冲信号通过与门使计数器工作，此时进入计时状态。当QA端输出为低电平时，脉冲信号无法通过与门送到计数器，此时计数器进入暂停状态。5、计数器：计数器是由触发器组成的时序电路，其功能是用触发器的状态记录输入端的时钟脉冲个数。它常用于计数、分频、定时及产生数字系统的节拍脉冲灯，种类非常多，如74LS160,74LS161,74LS190,74LS192等。结合这次设计的具体情况，秒表的计数为十进制，而这些计数器中74LS160为十进制计数器且在生活中广泛应用，比较普遍，此芯片还具有异步清零和同步置数功能可用于控制秒表清零和暂停等功能的实现，因此选用74LS160计数器。其中的六十进制也是用的74LS160组成，其中一片74LS160用置数法接成六进制计数器，然后两片异步串联连接，形成六十进制计数器，该计数器最大计数值为59。6、译码显示：常用的数码管有4输入的和7输入的，结合本设计，由于选用了74LS160计数器芯片，此芯片的输出为4位，若选用7输入数码管还需增加BCD－七段显示译码器74LS48将74LS160的输出经译码后传给7输入数码管，从而显示数字。因此在本设计中使用4输入数码管。三、器件选择表1器件选择各器件的逻辑框图、逻辑符号、逻辑功能表、内部原理图具体如下：（1）74LS00D（两输入与非门）逻辑框图：逻辑符号：图374LS00的逻辑框图图474LS00逻辑符号引出端符号：1A-4A1B-4B输入端1Y-4Y输出端序号芯片选择功能器件数174LS00D两输入与非门1片274LS160D可预置BCD异步清零十进制加法计数器5片3LM555CM定时器（用来构成多谐振荡器）1片474LS04N非门11片574LS20D四输入的与非门2片674LS08N两输入的与门1片774LS244DW三态门1片874LS74DD触发器1片逻辑功能表：表274LS00逻辑功能表逻辑功能描述如下：其中A、B为输入端，Y为输出端。当输入端A=0，B=0时，输出端Y为高电平，即Y=1；当输入端A=0，B=1时，输出端Y为高电平，即Y=1；当输入端A=1，B=0时，输出端Y为高电平，即Y=1；当输入端A=1，B=1时，输出端Y为低电平，即Y=0；即两个输入端A、B的输入电平只要有一个是低电平0，输出端Y就为高电平1；只有A、B两个输入端的电平同时为1时，输出端Y才为低电平0。内部原理图：图574LS00内部原理图（2）74LS160D（可预置BCD异步清零十进制加法计数器）：逻辑框图：逻辑符号：图674LS160逻辑框图图774LS160逻辑符号引出端符号：RCO进位输出端ENP计数控制端QA-QD输出端ENT计数控制端CP时钟输入端（上升沿有效）/CLR异步清除输入端（低电平有效）/LOAD同步并行输入置数端（低电平有效）逻辑功能表：表374LS160D逻辑功能表CPDRLDEPET工作状态X0XXX置0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，DR为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当DR=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当DR=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当DR=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当DR=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入10个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。内部原理图：图874LS160D内部原理图（3）LM555CM逻辑框图：逻辑符号：图9LM555CM逻辑框图图10LM555CM逻辑符号逻辑功能表：表4LM555CM逻辑功能表输入输出阈值输入(vI1)触发输入(vI2)复位()输出()放电管T××00导通11截止10导通1不变不变逻辑功能描述如下：555定时器的主要功能取决于比较器，比较器的输出控制RS触发器和放电管T的状态。图中RD为复位输入端，当RD为低电平时，不管其他输入端的状态如何，输出v0为低电平。因此在正常工作时，应将其接高电平。由图可知，当5脚悬空时，比较器C1和C2比较电压分别为2/3VCC和1/3VCC。当vI12/3VCC，vI21/3VCC时，比较器C1输出低电平，比较器C2输出高电平，基本RS触发器被置0,放电三极管T导通，输出端vO为低电平。当vI12/3VCC，vI21/3VCC时，比较器C1输出高电平，比较器C2输出低电平，基本RS触发器被置1,放电三极管T截止，输出端vO为高电平。当vI12/3VCC，vI21/3VCC时，基本RS触发器R=1、S=1,触发器状态不变，电路亦保持原状态不变。综合上述分析，可得555定时器功能表如表4所示。如果在电压控制端（5脚）施加一个外加电压（其值在0-VCC之间），比较器的参考电压将发生变化，电路相应的阈值、触发电平也将随之变化，进而影响电路的工作状态。由555定时器组成的多谐振荡器如图（C）所示，其中R1、R2和电容C为外接元件。其工作波如图(D)所示。内部原理图：图11LM555CM内部原理图1&&&COTHTR+VCCuOD5kΩ5kΩ5kΩC1C2G1G2G3T++－－2658437RQQ（4）74LS04N非门：逻辑框图：逻辑符号：图1274LS04逻辑框图图1374LS04逻辑符号逻辑功能表：表574LS04逻辑功能表逻辑功能描述如下：当输入端为低电平0时，输出端为高电平1；当输入端为低电平1时，输出端为高电平0；即输出端的电平与输入端的电平总是相反的。内部原理图：图1474LS04内部原理图（5）74LS20D四输入与非门：图1574LS20逻辑框图逻辑功能：表674LS20功能表这个74ls20芯片的功能很简单，就是包含两个4输入与非门，内含两组4与非门第一组：1,2,4,5输入6输出。第2组：9,10,12,13输入8输出。内部原理图：图1674LS20内部原理图（6）74LS08四2输入与门74LS08为四组2输入端与门（正逻辑），共有54/7408、54/74S08、54/74LS08三种线路结构型式，其主要电特性的典型值如下：引出端符号:1A－4A输入端1B－4B输入端1Y－4Y输出端ABCDY111100XXX1X0XX1XX0X1XXXX1图1774LS08逻辑图与管脚表774LS08功能表（7）数码显示管：所谓的八段就是指数码管里有八个小LED发光二极管，通过控制不同的LED的亮灭来显示出不同的字形。数码管又分为共阴极和共阳极两种类型，其实共阴极就是将八个LED的阴极连在一起，让其接地，这样给任何一个LED的另一端高电平，它便能点亮。而共阳极就是将八个LED的阳极连在一起。其原理图如下。其中引脚图的两个COM端连在一起，是公共端，共阴数码管要将其接地，共阳数码管将其接正5伏电源。一个八段数码管称为一位，多个数码管并列在一起可构成多位数码管，它们的段选线（即