MAXPLUS原理图输入方法

EDA技术实用教程第4章原理图输入设计方法KX康芯科技4.11位全加器设计向导4.1.1基本设计步骤步骤1：为本项工程设计建立文件夹注意：文件夹名不能用中文，且不可带空格。KX康芯科技为设计全加器新建一个文件夹作工作库文件夹名取为My_prjct注意，不可用中文！KX康芯科技步骤2：输入设计项目和存盘图4-1进入MAX+plusII，建立一个新的设计文件使用原理图输入方法设计，必须选择打开原理图编辑器新建一个设计文件KX康芯科技图4-2元件输入对话框首先在这里用鼠标右键产生此窗，并选择“EnterSymbol”输入一个元件然后用鼠标双击这基本硬件库这是基本硬件库中的各种逻辑元件也可在这里输入元件名，如2输入与门AND2，输出引脚：OUTPUTKX康芯科技图4-3将所需元件全部调入原理图编辑窗连接好的原理图输出引脚：OUTPUT输入引脚：INPUT将他们连接成半加器KX康芯科技图4-4连接好原理图并存盘首先点击这里文件名取为：h_adder.gdf注意，要存在自己建立的文件夹中KX康芯科技步骤3：将设计项目设置成工程文件(PROJECT)图4-5将当前设计文件设置成工程文件首先点击这里然后选择此项，将当前的原理图设计文件设置成工程最后注意此路径指向的改变KX康芯科技注意，此路径指向当前的工程！KX康芯科技步骤4：选择目标器件并编译图4-6选择最后实现本项设计的目标器件首先选择这里器件系列选择窗，选择ACEX1K系列根据实验板上的目标器件型号选择，如选EP1K30注意，首先消去这里的勾，以便使所有速度级别的器件都能显示出来KX康芯科技图4-7对工程文件进行编译、综合和适配等操作选择编译器编译窗KX康芯科技消去Quartus适配操作选择此项消去这里的勾KX康芯科技完成编译！KX康芯科技步骤5：时序仿真(1)建立波形文件。首先选择此项，为仿真测试新建一个文件选择波形编辑器文件KX康芯科技(2)输入信号节点。图4-8从SNF文件中输入设计文件的信号节点从SNF文件中输入设计文件的信号节点点击“LIST”SNF文件中的信号节点KX康芯科技图4-9列出并选择需要观察的信号节点用此键选择左窗中需要的信号进入右窗最后点击“OK”KX康芯科技图4-9列出并选择需要观察的信号节点(3)设置波形参量。图4-10在Options菜单中消去网格对齐SnaptoGrid的选择(消去对勾)消去这里的勾，以便方便设置输入电平KX康芯科技(4)设定仿真时间。图4-11设定仿真时间选择ENDTIME调整仿真时间区域。选择60微秒比较合适KX康芯科技(5)加上输入信号。图4-12为输入信号设定必要的测试电平或数据(6)波形文件存盘。图4-13保存仿真波形文件用此键改变仿真区域坐标到合适位置。点击‘1’，使拖黑的电平为高电平KX康芯科技(7)运行仿真器。图4-14运行仿真器选择仿真器运行仿真器KX康芯科技(8)观察分析半加器仿真波形。图4-15半加器h_adder.gdf的仿真波形KX康芯科技(9)为了精确测量半加器输入与输出波形间的延时量，可打开时序分析器.图4-16打开延时时序分析窗选择时序分析器输入输出时间延迟KX康芯科技(10)包装元件入库。选择菜单“File”→“Open”，在“Open”对话框中选择原理图编辑文件选项“GraphicEditorFiles”，然后选择h_adder.gdf，重新打开半加器设计文件，然后选择如图4-5中“File”菜单的“CreateDefaultSymbol”项，将当前文件变成了一个包装好的单一元件(Symbol)，并被放置在工程路径指定的目录中以备后用。KX康芯科技步骤6：引脚锁定可选择键8作为半加器的输入“a”选择实验电路结构图6选择键8作为半加器的输入“b”可选择发光管8作为半加器的进位输出“co”可选择发光管8作为半加器的和输出“so”KX康芯科技选择实验板上插有的目标器件目标器件引脚名和引脚号对照表键8的引脚名键8的引脚名对应的引脚号KX康芯科技引脚对应情况实验板位置半加器信号通用目标器件引脚名目标器件EP1K30TC144引脚号1、键8：aPIO13272、键7bPIO12263、发光管8coPIO23394、发光管7soPIO2238KX康芯科技步骤6：引脚锁定选择引脚锁定选项引脚窗KX康芯科技此处输入信号名此处输入引脚名按键“ADD”即可注意引脚属性错误引脚名将无正确属性！KX康芯科技再编译一次，将引脚信息进去KX康芯科技选择编程器，准备将设计好的半加器文件下载到目器件中去编程窗KX康芯科技步骤7：编程下载(1)下载方式设定。图4-18设置编程下载方式在编程窗打开的情况下选择下载方式设置选择此项下载方式KX康芯科技步骤7：编程下载(1)下载方式设定。图4-18设置编程下载方式(2)下载。图4-19向EF1K30下载配置文件下载（配置）成功！KX康芯科技若键8、7为高电平进位“co”为‘1’和“so”为‘0’选择电路模式为“6”模式选择键KX康芯科技步骤8：设计顶层文件(1)仿照前面的“步骤2”，打开一个新的原理图编辑窗口图4-20在顶层编辑窗中调出已设计好的半加器元件KX康芯科技(2)完成全加器原理图设计，并以文件名f_adder.gdf存在同一目录中。(3)将当前文件设置成Project，并选择目标器件为EPF10K10LC84-4。(4)编译此顶层文件f_adder.gdf，然后建立波形仿真文件。图4-21在顶层编辑窗中设计好全加器KX康芯科技(5)对应f_adder.gdf的波形仿真文件，参考图中输入信号cin、bin和ain输入信号电平的设置，启动仿真器Simulator，观察输出波形的情况。(6)锁定引脚、编译并编程下载，硬件实测此全加器的逻辑功能。图4-221位全加器的时序仿真波形KX康芯科技4.1.2设计流程归纳图4-23MAX+plusII一般设计流程KX康芯科技4.1.3补充说明1.编译窗口的各功能项目块含义CompilerNetlistExtractorDatabaseBuilderLogicSynthesizerPartitionerTimingSNFExtractorFitterAssembler2.查看适配报告KX康芯科技4.22位十进制数字频率计设计4.2.1设计有时钟使能的两位十进制计数器(1)设计电路原理图。图4-24用74390设计一个有时钟使能的两位十进制计数器KX康芯科技(2)计数器电路实现图4-25调出元件74390图4-26从Help中了解74390的详细功能KX康芯科技(3)波形仿真图4-27两位十进制计数器工作波形KX康芯科技4.2.2频率计主结构电路设计图4-28两位十进制频率计顶层设计原理图文件KX康芯科技图4-29两位十进制频率计测频仿真波形KX康芯科技4.2.3测频时序控制电路设计图4-30测频时序控制电路图4-31测频时序控制电路工作波形KX康芯科技4.2.4频率计顶层电路设计图4-32频率计顶层电路原理图(文件：ft_top.gdf)KX康芯科技图4-33频率计工作时序波形KX康芯科技4.2.5设计项目的其他信息和资源配置(1)了解设计项目的结构层次图4-34频率计ft_top项目的设计层次KX康芯科技(2)了解器件资源分配情况图4-35适配报告中的部分内容图4--36芯片资源编辑窗KX康芯科技(3)了解设计项目速度/延时特性图4-37寄存器时钟特性窗图4-38信号延时矩阵表KX康芯科技(4)资源编辑(5)引脚锁定图4-39DeviceView窗KX康芯科技LCs手工分配：图4-40适配器设置图4-41手工分配LCsKX康芯科技4.3参数可设置LPM兆功能块4.3.1基于LPM_COUNTER的数控分频器设计图4-42数控分频器电路原理图KX康芯科技当d[3..0]=12(即16进制数：C)时的工作波形。图4-43数控分频器工作波形KX康芯科技4.3.2基于LPM_ROM的4位乘法器设计图4-44用LPM_ROM设计的4位乘法器原理图KX康芯科技(1)用文本编辑器编辑mif文件LPM_ROM中作为乘法表的数据文件rom_data.mifWIDTH=8;DEPTH=256;ADDRESS_RADIX=HEX;DATA_RADIX=HEX;CONTENTBEGIN00:00;01:00;02:00;03:00;04:00;05:00;06:00;07:00;08:00;09:00;10:00;11:01;12:02;13:03;14:04;15:05;16:06;17:07;18:08;19:09;20:00;21:02;22:04;23:06;24:08;25:10;26:12;27:14;28:16;29:18;30:00;31:03;32:06;33:09;34:12;35:15;36:18;37:21;38:24;39:27;40:00;41:04;42:08;43:12;44:16;45:20;46:24;47:28;48:32;49:36;50:00;51:05;52:10;53:15;54:20;55:25;56:30;57:35;58:40;59:45;60:00;61:06;62:12;63:18;64:24;65:30;66:36;67:42;68:48;69:54;70:00;71:07;72:14;73:21;74:28;75:35;76:42;77:49;78:56;79:63;80:00;81:08;82:16;83:24;84:32;85:40;86:48;87:56;88:64;89:72;90:00;91:09;92:19;93:27;94:36;95:45;96:54;97:63;98:72;99:81;END;KX康芯科技图4-46LPM_ROM构成的乘法器仿真波形图4-45LPM_ROM参数设置窗口KX康芯科技(2)用初始化存储器编辑窗口编辑mif文件图4-47在InitializeMemory窗口中编辑乘法表地址/数据KX康芯科技4.4波形输入设计方法图4-48待设计电路的预设输入输出波形图4-49打开wdf波形文件编辑器KX康芯科技图4-50输入待设计电路的信号名KX康芯科技图4-51输入信号名及其端口属性KX康芯科技图4-52输出时序信号设置KX康芯科技实验实验4-1原理图输入设计8位全加器1)实验目的：熟悉利用MAX+plusⅡ的原理图输入方法设计简单组合电路，掌握层次化设计的方法，并通过一个8位全加器的设计把握利用EDA软件进行电子线路设计的详细流程。学会对实验板上的FPGA/CPLD进行编程下载，硬件验证自己的设计项目。(2)原理说明：一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现，即将低位加法器的进位输出cout与机临的高位加法器的最低进位输入信号cin相接。而一个1位全加器可以按照本章第一节介绍的方法来完成。KX康芯科技实验4-1原理图输入设计8位全加器(3)实验内容1：完全按照本章第1节介绍的方法与流程，完成半加器和全加器的设计，包括原理图输入、编译、综合、适配、仿真、实验板上的硬件测试，并将此全加器电路设置成一个硬件符号入库。建议实验电路选择附图1-7，键1、2、3(PIO0/1/2)分别接ain、bin、cin；发光管D2、D1(PIO9/8)分别接sum和cout。(4)实验内容2，建立一个更高的原理图设计层次，利用以上获得的1位全加器构成8位全加器，并完成编译、综合、适配、仿真和硬件测试。建议实验电路选择附图1-3，键2、键1输入8位加数；键4、键3输入8位被加数；数码6/5显示加和；D8显示进位cout。KX康芯科技实验4-1原理图输入设计8位全加器(5)思考题：为了提高加法器的速度，如何改进以上设计的进位方式？(6)实验报告：详细叙述8位加法器的设计流程；给出各层次的原理图及其对应的仿真波形图；给出加法器的延时情况；最后给出硬件测试流程和结果。KX康芯科技实验4-2用原理图输入法设计8位十进制频率计(1)实验目的：熟悉原理图输入法中74系列等宏功