搜索
QUARTUSII10.1调用ModelSim-Altera仿真的过程（以上软件在六维空间上面都有，只有QUARTUS需要破解，破解方法在另外一篇文章中详述）。我是个菜鸟，刚接触这个QUARTUS仿真，以前的版本都是直接利用自带的仿真软件，建立一个波形文件vectorwavefile（后来发现这个文件可以在QUARTUS里面直接转化成TESTBENCH文件），现在10.0以后不支持直接这么仿真了，而是建议用外部的仿真器仿真（不知道我理解的对不对）。害的我费了老大的劲，关键是我是初级的水平，能不能整点容易的。废话少说，主要是发泄一下我的积怨。（本文参考“QuartusII调用ModelSim仿真”一文）1.建立工程文件，这个我就不多说了。网上有很多，不过在这里，我想提示一下就是工程文件名称要跟顶层实体名称一致（如果只有一个文件的话，那么工程名要跟MODUEL(VerilogHDL),ENTITY(VHDL)后面的名称一致，还有一个就是这里要跟文件名一致，这个文件是顶层文件），这个名称一致的问题至关重要，在后面还有很多地方要一致，就是大家记住一句话，所有的MODUEL和ENTITY的名称要和文件名一致，我就是后面TESTBENCH中的MODUEL名称和文件名称不一致导致我出错好久。2.建立Verilog文件（此处为顶层文件），文件名要和项目名一致，且和MODUEL名一致。文件如下：在保存之前：保存之后，是自动添加到项目中的，只要文件名一致：3.设置仿真器：Assignments---settings---这里toolname：Formatforoutputnetlist：用哪个选哪个，后面的不用改（这个是综合的时候用的，用于生成网表文件），还有个东西就是TESTBENCH在后面讲。这里设置完了之后编译源文件就能在那个目录下面生成simulation\modelsim文件夹。不光这里要设定，还有一个地方，这里只是指定用哪一个。还要告诉它这个仿真器的位置：Tools――Options―――这里用MODELSIM-ALTERA，选择安装的路径：……\altera\10.1\modelsim_ase\win32_aloem.4.TESTBENCH的编写及设置：同样新建一个文件，也是Verilog的，任意名称，但是内容中有几个地方要注意：文件名称要和moduel后面的名称一致第二段中的话实际是在map管脚用的，因此那个U1前面的一定要和之前建立的moduel名称一致，就是test.然后我们回到刚才仿真设置的第一个界面，就是Assignments---settings---,这里面有个TESTBENCH的指定，（就是通过这些步骤的设定才使得MODELSIM集成到了QUARTUS中了，实现了自动的仿真，而不需要到MODELSIM软件里面了）。把指定好刚才的TESTBENCH文件即可。而不需把文件放在某个指定的位置。还有不需要拷贝什么库一类的东西。记住仿真就是指定仿真软件―――指定TESTBENCH―――开始RTL仿真即可出现结果。。。5、开始RTL仿真：等着出结果吧。在这个过程中我把modelsim摸索了一翻：1、可以通过命令行加载语句：通过它就可以调出命令行了。主要不是命令行，而是在里面我们可以看到很多出错的信息。这样我们就能修改我们的TESTBENCH文件了。。。2、Modelsim的库我还是弄不懂是什么个意思？？？rtl_work是用于rtl仿真的。但是这个库具体是怎么用的，放的都是什么文件？是不是把quartusrtl仿真用到的东西都自动的放在里面编译了？