FPGA的基本结构组成

FPGA的基本结构组成成员：FPGA结构简介FPGA可编程输入/输出单元(I/O单元)底层嵌入功能单元内嵌专用硬核基本可编程逻辑单元嵌入式块RAM丰富的布线资源可编程输入/输出单元(I/O单元)•目前大多数FPGA的I/O单元被设计为可编程模式，即通过软件的灵活配置，可适应不同的电器标准与I/O物理特性;可以调整匹配阻抗特性，上下拉电阻;可以调整输出驱动电流的大小等。基本可编程逻辑单元•FPGA的基本可编程逻辑单元是由查找表(LUT)和寄存器(Register)组成的，查找表完成纯组合逻辑功能。FPGA内部寄存器可配置为带同步/异步复位和置位、时钟使能的触发器，也可以配置成为锁存器。FPGA一般依赖寄存器完成同步时序逻辑设计。嵌入式块RAM•目前大多数FPGA都有内嵌的块RAM。嵌入式块RAM可以配置为单端口RAM、双端口RAM、伪双端口RAM、CAM、FIFO等存储结构。•CAM，即为内容地址存储器。写入CAM的数据会和其内部存储的每一个数据进行比较，并返回与端口数据相同的所有内部数据的地址。简单的说，RAM是一种写地址，读数据的存储单元;CAM与RAM恰恰相反。丰富的布线资源•布线资源连通FPGA内部所有单元，连线的长度和工艺决定着信号在连线上的驱动能力和传输速度。布线资源的划分：•1)全局性的专用布线资源：以完成器件内部的全局时钟和全局复位/置位的布线;•2)长线资源：用以完成器件Bank间的一些高速信号和一些第二全局时钟信号的布线(这里不懂什么是“第二全局时钟信号”);•3)短线资源：用来完成基本逻辑单元间的逻辑互连与布线;•4)其他：在逻辑单元内部还有着各种布线资源和专用时钟、复位等控制信号线。底层嵌入功能单元•底层嵌入功能模块主要指DLL（DelayLockedLoop）、PLL（PhaseLockedLoop）、DSP和CPU等软处理核（SoftCore）。内嵌专用硬核•内嵌专用硬核是相对底层嵌入的软核而言的，指FPGA处理能力强大的硬核（HardCore），等效于ASIC电路。为了提高FPGA性能，芯片生产商在芯片内部集成了一些专用的硬核。