搜索
第8章门电路和组合逻辑电路主讲教师：刘贵栋远程教育学院§8.1数字电路概述8.1.1电子电路中的信号模拟信号数字信号（脉冲信号）时间和数值连续变化时间和数值不连续变化处理此类信号的电路模拟电路处理此类信号的电路数字电路脉冲是一种跃变信号,并且持续时间短暂§8.1数字电路概述8.1.2脉冲信号的波形及参数矩形波尖顶波实际矩形波的特征A脉冲幅度信号变化的昀大值0.9A0.1Atf脉冲上升沿tr0.5Atp脉冲下降沿脉冲宽度正脉冲负脉冲脉冲信号变化后的电平值比初始电平值高脉冲信号变化后的电平值比初始电平值低V0V0V5+V5−V0V0V5+V5−§8.2晶体管的开关特性UiUoKVccRK开,1o=U输出高电平K闭,0o=U输出低电平输入信号控制开关状态可用三极管代替晶体管的三种工作状态三极管是数字电路中昀基本的开关元件，通常工作在饱和区或截止区。369121324Q1Q2Q3mA/CIA40BμI=V/CEUA80μA120μA160μ饱和区截止区放大区CE(sat)U8.3分立元件门电路8.3.1门电路的基本概念不满足条件的电信号能够通过“门”不能够通过“门”满足条件的电信号就是一种开关用电路做成这种开关称为“门电路”门电路输入信号与输出信号之间存在一定的逻辑关系门电路门电路的输入和输出信号用电平高低表示负逻辑正逻辑高电平用“1”表示低电平用“0”表示高电平用“0”表示低电平用“1”表示输入信号输出信号1.与门（与逻辑）A、B、C都满足一定条件时，事件Y才发生。EYABCY＝A•B•CA＝1、B＝1、C＝1Y＝1A、B、C有一个为0A、B、C有一个为0逻辑与(逻辑乘)Y＝0&与门的逻辑符号ABCY2.或门（或逻辑）A、B、C只要有一个满足条件时,事件Y就发生.AEYBC灯Y亮的条件：A或B或C只要有一个接通A＝1或B＝1或C＝1Y＝1A、B、C都为0Y＝0Y=A+B+C逻辑或(逻辑加)1≥ABCY或门的逻辑符号3.非门（非逻辑）A满足条件时，事件Y不发生A不满足条件时，事件Y发生AEYRAY=灯Y亮的条件：A不接通A＝0Y＝1A＝1Y＝0灯Y不亮的条件：A接通逻辑非AY1非门的逻辑符号8.3.2二极管与门电路YDADBAB+5VCDC0000.70030.70300.70330.73000.73030.73300.73333.7AuBuCuYu输入端输出端二极管与门真值表ABCY00000010010001101000101011001111Y＝A•B•C0表示低电平1表示高电平8.3.3二极管或门电路YDADBAB0VDCCR00000054.30504.30554.35004.35054.35504.35554.3AuBuCuFu输入端输出端或门真值表ABCY00000011010101111001101111011111Y=A+B+C8.3.4晶体管非门电路RKAY+UCCRBRC-UBB工作状态:饱和截止uAuY3V0.30V5加负电源为了可靠截止AY0110非门真值表基本门电路非门电路或门电路与门电路不同组合组合门电路DY+5V+3VDADBAB+5VDCCRKRBRRC与门非门与非门CBAY••=与非逻辑真值表ABCY00010011010101111001101111011110全“1”出“0”,有“0”出“1”思考题：用二极管或门和晶体管非门联接成或非门电路，并列出它的真值表。8.4TTL门电路8.4.1TTL与非门电路以CT7400为例讲解。CT7400在一个封装内有四个相同的与非门。其外形如下图所示。&&&&GNDCCV1.输入部分的VT1、R1为与门。2.中间放大级由VT2、R2、R3组成。3.输出级为反相器，由VT3、VD4、VT5、R4组成。TTL是指输入级是晶体管，输出级是晶体管构成的逻辑电路。TTL与非门的电路如图所示,该电路由三个部分组成。1.电路结构324RR1ROUBAV5CC=VΩk4Ωk1Ωk6.1Ω130R1VT2VT3VT5VT4VD32RRΩk1Ωk6.12VT1RBAΩk41VTR1BA5VCC+=Vb1c14OUV5CC=VΩ130R3VT5VT4VD“0”0.3VIOHOU=HCCV=R2U+++BE3UD4UOUIiLOU=-CCVR2U-BE3U-D4U=5-0-0.7-0.7=3.6V(1)关态该电位不足以使VT2及VT5导通，因此VT2及VT5截止。VT2截止，VCC经R2有电流向VT3的基极流去，使VT3饱和，于是可以列出如下方程式2.电路的逻辑功能324RRR1ROUBAV5CC=VΩk4Ωk1Ωk6.1Ω1301VT2VT3VT5VT4VD1V输出高电平时，可以有电流从输出端流出，这个电流称为高电平输出电流IOH，也称拉电流。00BA==UU1VB1ILB1==UII→↓B3R2II=↓→→OHU？324RRR1ROUBAV5CC=VΩk4Ωk1Ωk6.1Ω1301VT2VT3VT5VT4VDIIL1V=HVT2截止VT5截止VT3、VD4饱和IOH“1”OU=L??0.7V1.4V1VOU=L开态对应所有输入端为高电平，输出为低电平的状态。因为所有的输入端为高电平，即A=B=1，VT1管的两个发射结都反偏，于是VCC通过R1、VT1的集电结向VT2提供基流IB2。(2)开态IOL?324RRR1ROUBAV5CC=VΩk4Ωk1Ωk6.1Ω1301VT2VT3VT5VT4VD2.1V此时，在输入端的电流由外电路流入逻辑门，因发射结反偏，这个输入电流很小，一般在微安级，称为高电平输入电流IIH。UA=UB=UIHIB1=IB2VT2饱和VT5饱和UOL？↓UB5=0.7VUB2=1.4V↓UB1=2.1V↓↓UC2=1VVT3、VD4截止↑324RRR1ROUBAV5CC=VΩk4Ωk1Ωk6.1Ω1301VT2VT3VT5VT4VD11V0.7V1.4V2.1VIR3IB2IB5IE2IC2=L3.TTL与非门的特性及技术参数(1)TTL与非门的电压传输特性)(IoUfU=BCA123V/OUV/IU1234D(2)扇出系数NO指一个门能带同类门的昀大数目，表示带负载能力＆＆＆＆＆G2G3GNG18O≥N对TTL与非门ON前后级之间的电流关系&前级&后级前级输出高电平前级流出电流IOH拉电流输入高电平电流IiH前后级之间的电流关系&前级&后级前级输出低电平流入前级电流IOL灌电流输入低电平电流IiL(3)平均传输延迟时间tuiotuoo50%50%tpd1tpd2平均传输延迟时间)(212pd1pdpdttt+=注意：此值愈小愈好上升延迟时间下降延迟时间8.4.2三态输出与非门电路图形符号&ABYE输入端控制端EAB输出端Y10011010111100XX高阻三态输出与非门的真值表E1E2E3总线０１０三态门主要作为TTL电路与总线间的接口电路用途：此时接受G2的输出。G1、G3呈高阻状态§8.5CMOS门电路8.5.1CMOS非门电路＋UDDST2DT1AYSDN沟道P沟道互补对称结构CMOS电路工作原理A＝1＋UDDST2DT1YSD导通截止输出Y＝08.5.2CMOS与非门电路＋UDDT3T2AYT1BT4N沟道增强型管串联驱动管P沟道增强型管并联负载管A＝1＋UDDT3T2YT1T4B＝1导通电阻很低截止电阻很高＝0A＝0＋UDDT3T2YT1T4B＝1截止电阻很高导通电阻很低＝18.5.3CMOS或非门电路＋UDDT3T2AT1T4BN沟道增强型管并联驱动管P沟道增强型管串联负载管＋UDDT3T2T1T4A＝0B＝0截止导通Y＝1＋UDDT3T2T1T4A＝1B＝0截止导通Y＝08.5.4CMOS传输门电路UDDT1T2uIuOCCSSDD控制极控制极＝1＝0传输门导通uO＝uIuIuOCCTG1与非门组成的开关电路uIuOCCTGCMOS传输门电路图形符号8.5.5CMOS电路的优点１、静态功耗小（只有0.01mW)。２、允许电源电压范围宽（3∼18V）。3、扇出系数大，抗噪容限大。§8.6逻辑代数8.6.1逻辑代数运算法则在逻辑代数中，用“1”、“0”表示两种状态普通代数表示数量关系逻辑代数表示逻辑关系逻辑代数中基本运算与运算或运算非运算基本运算法则1.A•0=0•A=02.A•1=1•A=A0A3.A•A=A1AAA4.0=•AAAA5.A+0=A0A1A7.A+A=A6.A+1=18.1=+AAAAAAAA=9.交换律结合律分配律10.A+B=B+A11.A•B=B•A13.A+B+C=A+(B+C)=(A+B)+C12.ABC=(AB)C=A(BC)14.A(B+C)=AB+AC15.A+BC=(A+B)(A+C)运算规律16.A（A+B）=A吸收律17.ABBAA=+)(18.AABA=+19.BABAA+=+20.ABAAB=+21.ABABA=++))((摩根定律BAAB+=22.23.ABBA=+8.6.2逻辑函数的表示方法逻辑函数Y＝（A、B、C········）A、B、C是输入变量，Y是输出变量。字母上无反号的叫原变量，有反号的叫反变量。逻辑函数常用等方法描述。真值表逻辑式逻辑图卡诺图举重裁判电路BCA⊗Y主裁判控制按钮副裁判控制按钮只有当主裁判按下按钮A，同时至少有一名副裁判按下按钮B或C时，指示灯Y才会亮。指示灯Y的状态是按钮A、B、C状态的函数A＝1、B＝1、C＝1表示三个按钮按下的状态，Y＝1指示灯亮，Y＝0表示指示灯灭。Y＝（A、B、C）8.6.2逻辑函数的表示方法一、逻辑真值表以表格的形式表示输入、输出变量的逻辑状态关系举重裁判电路的真值表输入ABC输出Y00000101001110010111011100000111二、逻辑式用“与”、“或”、“非”等逻辑运算的组合式，表示逻辑函数的输入与输出的关系的逻辑状态关系。BCA⊗Y举重裁判电路的逻辑式Y＝A（B+C）三、逻辑图用“与”、“或”、“非”等相应的逻辑符号表示函数关系Y＝A（B+C）或门，实现Y1＝B+C&1≥ABCYY1与门，实现Y＝Y1•A四、卡诺图在n变量逻辑函数中，若m为包含n个因子的乘积项，而且这n个变量均以原变量或反变量的形式在m中出现一次，称m为该组变量的昀小项。例如：A、B、C三变量的昀小项有CBACBACBACBACBACABBCAABC共8个昀小项（23个）n个变量共有个昀小项n2最小项CBACBACBACBACBACABBCAABC若两个昀小项只有一个变量以原、反区别，称它们逻辑相邻。如CBABCABA=+逻辑相邻的项可以合并，消去一个因子。最小项有如下重要性质：1.在输入变量的任何取值下,必有一个昀小项,而且仅有一个昀小项的值为12.任意两个昀小项的乘积为03.全体昀小项之和为1卡诺图是与变量的昀小项对应的按一定规则排列的方格图，每一个小方格填入一个昀小项。卡诺图的每一个方格代表一种输入组合，并且把对应的输入组合注明在阵列图的左方和上方。BABAABBA0101BACBACBABCACBACABABCCBACBA0100011110ABC单元编号0010填入ABCD＝0100函数值DCBADCBACDBADCBADBCAABCDBCDADCBADCBADCABDCAB10m1m3m2m6m7m5m4m12m13m15m14m0m8m9m11mDCBADCBACDBADCBADABCABCD0001111000011110四变量卡诺图只有一项不同输入ABC输出Y00000101001110010111011100000111010001111011100000ABC举重裁判电路卡诺图∑=++=,6,5(),,(mABCCABCBACBA=)7FY用卡诺图表示逻辑函数逻辑函数昀小项之和在卡诺图上对应位置写1结论：任何一个逻辑函数都等于它的卡诺图中填1的那些昀小项之和。8.6.3逻辑函数的化简1.应用逻辑代数运算法则化简(1)并项法应用ABAAB=+和1=+AA例：试用并项法下列逻辑函数：CDBACDBAY+=1CDABAACD