八路数字抢答器设计报告

1《电路仿真技术》考试报告班级学号姓名成绩题目：八路数字抢答器设计要求：⑴抢答器同时提供8名选手或8个代表队比赛，分别用8个按钮S0~S7表示。⑵用数码管显示抢答组号码，无人抢答数码管显示0。⑶主持人按下开始键后，参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，数码管上显示选手的编号，并保持到主持人将系统清除为止。⑷如果定时时间已到（亮红灯显示），无人抢答，本次抢答无效，禁止抢答。(5)定时脉冲可以用555（单稳态）产生，时基可调一、工作原理及框图：图1-1主控制电路控制开关编码电路抢答按钮锁存电路锁存译码显示电路报警电路脉冲信号发生电路定时电路定时译码显示电路2二、单元电路设计：单元电路包括脉冲产生电路、优先编码电路、主控制电路、定时器电路、译码显示电路、锁存报警电路等部分。1.时钟信号产生电路a)用555产生频率为100Hz的方波因为：T1=0.7(R1+Rw)C1，T1=0.7RwC1，T=T1+T2=0.7(R1+2Rw)C1＝0.7[10+2(0~100)]*10-4=(0.0007~0.0147)s所以，调整Rw电阻，可以得到周期0.01s，即100Hz的方波。图2-1b)用74LS192产生1Hz计时信号：74LS192是双时钟方式的十进制可逆计数器CPU为加计数时钟输入端，CPD为减计数时钟输入端。LD为预置输入控制端，异步预置。CR为复位输入端，高电平有效，异步清除。CO为进位输出：1001状态后负脉冲输出，BO为借位输出：0000状态后负脉冲输出。利用两个74LS192对100Hz信号分频，得到1Hz计时脉冲。2.主控制电路由74LS148优先编码器、74LS279锁存器（4组R-S触发器），译码显示电路组成。主要完成的功能是：分辨选手拨动开关的先后，在显示器上显示第一时间抢答的选手的编号，同时对显示。工作的过程：当主持人开关J3闭合，即为低电平时，4组RS触发器4个输入端均为0，IO1XSC1ABExtTrig++__+_555_VIRTUALTimerGNDDISOUTRSTVCCTHRCONTRI10kΩR110nFCfVCC5V100nFC0VCC6HB1/IO1R5100kΩKey=A50%543此时触发器处于置0状态。使得CD4511的BI端为0，显示器处于“灭0”的状态，没有任何数字显示，报警发光二极管的正向端为0，发光二极管不亮。同时74LS148的EI端为0，编码器处于待命状态。当主持人开关J3断开，即为1时抢答开始。此时4组RS触发器的4个输入端R均为1，当有选手第一时间按下开关（比如5号），74LS148的输入端D5为0，经编码器输出端A2A1A0=010，使能端GS=0，再经过RS触发器使得74LS148输入端CBA=101，再经过译码显示为“5”。同时74LS148的GS端经RS触发器后，使得CD4511的BI端为1，它的作用是：第一，译码器CD4511正常工作，显示选手的编号；第二，发光二极管的正向端为1，发光二极管，表示有选手抢答成功；第三，74LS148的EI端变为1，编码器禁止编码，此时电路成功互锁，其他选手在拨动开关时，开关无效。其中74LS279锁存器每路R-S触发器有R和S两个输入和一个输出端Q。当S输入低电平（0）时，输出Q为低电平（0）；当S输入高电平（1）时，如果R输入低电平（0），则Q为高电平（1）；当S输入高电平（1）时，如果R输入低电平（1），则Q保持不变。其真值表如图所示：图2-37段显示译码器CD4511是输出高电平有效的译码器，74LS48除了有实现7段显示译码器基本功能的输入（DCBA）和输出（Ya～Yg）端外，7448还引入了灯测试输入端（LT）和动态“灭0”输入端（RBI），以及既有输入功能又有输出功能的消隐输入/动态“灭0”输出（BI/RBO）端。其真值表如图所示：4图2-474LS148是8线-3线优先编码器，共有54/74148和54/74LS148两种线路结构型式，将8条数据线(0-7)进行3线(4-2-1)二进制(八进制)优先编码，即对最高位数据线进行译码。利用选通端(EI)和输出选通端(EO)可进行八进制扩展。其真值表如图所示：5图2-5根据题目要求：选手动作：抢答。主持人动作：使能、清零和预置抢答时间。主控制电路图如下：图2-6IO1IO2IO3IO4IO5IO6IO7IO8IO9IO10IO11IO12IO13U974LS148DA09A17A26GS14D313D41D52D212D111D010D74D63EI5EO15VCC5VR710kΩRPACK8VCC_1HB4/IO2HB4/IO3HB4/IO4HB4/IO5HB4/IO6HB4/IO7HB4/IO8HB4/IO9HB4/IO1U84511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U10A74LS279D1Q141Q27~1S12~1S23~1R11~1S36~1R25U11A74LS279D1Q141Q27~1S12~1S23~1R11~1S36~1R25R1100ΩRPACK75535452413433323130295925758IO14IO15IO16HB4/IO10HB4/IO11HB4/IO12HB4/IO13HB4/IO14HB4/IO15HB4/IO16IO18HB4/IO18VCC5VVCC_2IO19IO17HB4/IO1763.计数器电路74LS192是双时钟方式的十进制可逆计数器。◆CPU为加计数时钟输入端，CPD为减计数时钟输入端。◆LD为预置输入控制端，异步预置。◆CR为复位输入端，高电平有效，异步清除。◆CO为进位输出：1001状态后负脉冲输出。◆BO为借位输出：0000状态后负脉冲输出。其功能表如图所示：图2-7计数器电路如图所示：7图2-84.计数器译码电路：IO1IO2IO5IO6IO7IO8IO9IO10IO11IO12IO13U1374LS192DA15B1C10D9UP5QA3QB2QC6QD7DOWN4~LOAD11~BO13~CO12CLR14U1474LS192DA15B1C10D9UP5QA3QB2QC6QD7DOWN4~LOAD11~BO13~CO12CLR14J11VCC5V8图2-9三、总电路：IO1IO2IO3IO4IO5IO6IO7IO8IO9IO10IO11IO12IO13IO14IO15IO16U64511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3U74511BD_5VDA7DB1DC2DD6OA13OD10OE9OF15OC11OB12OG14~EL5~BI4~LT3R2100ΩRPACK7R3100ΩRPACK7HB3/IO1HB3/IO2HB3/IO3HB3/IO4HB3/IO5HB3/IO6HB3/IO7HB3/IO8VCC5VHB3/IO9IO17IO18IO19IO20IO21IO22HB3/IO10HB3/IO11HB3/IO12HB3/IO13HB3/IO14HB3/IO15HB3/IO16HB3/IO17HB3/IO18HB3/IO19HB3/IO20HB3/IO21HB3/IO229图3-1四、仿真结果HB1秒脉冲信号发生电路IO1HB3计数器译码显示电路IO1IO1IO2IO2IO3IO3IO4IO4IO5IO5IO6IO6IO7IO7IO8IO8IO9IO9IO10IO10IO11IO11IO12IO12IO13IO13IO14IO14IO15IO15IO16IO16IO17IO17IO18IO18IO19IO19IO20IO20IO21IO21IO22IO22U2ABCDEFGCKU1ABCDEFGCKVCCGNDHB4主控制电路图IO1IO1IO2IO2IO3IO3IO4IO4IO5IO5IO6IO6IO7IO7IO8IO8IO9IO9IO10IO10IO11IO11IO12IO12IO13IO13IO14IO14IO15IO15IO16IO16IO18IO18IO19IO19IO17IO17J3Key=2J4Key=3J5Key=4J6Key=5J7Key=6J8Key=7J9Key=8J2Key=1U3ABCDEFGCKVCC5VR2510kΩJ1Key=SpaceHB5计数器IO1IO2IO5IO6IO7IO8IO9IO10IO11IO12IO13U4A74LS04DX12.5VX22.5VU5A74LS04DU15A74LS00NU16A74LS11D超过抢答时间，该红灯将点亮。如果有某选手抢答成功，该绿灯将点亮红色数码管为倒计时时间，可以通过计数器电路预置时间。蓝色数码管显示抢答成功的选手。支持人清零与使能开关八路抢答开关10主持人清零与使能：支持人可通过按Space键实现抢答的使能与清零。当主持人开关拨向清零端口，预置倒计时时间数码管显示30，抢答选手显示0，报警灯与抢答成功灯全灭。当主持人拨向使能端口，定时器开始倒计时，此时选手可以在规定的时间内抢答。定时器预置时间：主持人可以通过定时器预置倒计时时间，初步预置的为30秒。选手抢答：在总电路图中间有0、1、2、3、4、5、6、7号选手，当选手抢答成功时，蓝色数码管会显示对应的选手。报警电路：如果超过定时时间，红灯会点亮，不可抢答。如果在规定的时间内有选手抢答成功，绿灯会被点亮。仿真结果满足题目设计要求，并且功能还可以进一步完善。五、心得体会通过一个学期仿真课的学习，首先让我巩固了前期数模电，高频灯专业知识。第二掌握了基本的仿真和电路组合设计与调试的基本方法。第三通过系统的练习进一步提高了对软件的使用以及相应测量仪器的使用。第四理论实践再加仿真进一步提升了我对基本电路的理解。同时在本次期末也遇到很多的问题，尤其是设计方法与流程不够严谨，虚多次设计总结相关经验来提高设计的能力。其次是设计时不够细心，遇到小问题严重影响设计进度。