搜索
《FPGA期末复习大题库》班级：电气N132姓名：学号：成绩：1．IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。AA.软IPB.固IPC.硬IPD.都不是2．综合是EDA设计流程的关键步骤，在下面对综合的描述中，_________是错误的。DA.综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；B.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；C.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束；D.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的（即综合结果是唯一的）。3．大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是__C__。A.FPGA是基于乘积项结构的可编程逻辑器件；B.FPGA是全称为复杂可编程逻辑器件；C.基于SRAM的FPGA器件，在每次上电后必须进行一次配置；D.在Altera公司生产的器件中，MAX7000系列属FPGA结构。4．进程中的变量赋值语句，其变量更新是_________。AA.立即完成；B.按顺序完成；C.在进程的最后完成；D都不对。5．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。DA.器件外部特性；B.器件的综合约束；C.器件外部特性与内部功能；D.器件的内部功能。6．不完整的IF语句，其综合结果可实现________。AA.时序逻辑电路B.组合逻辑电路C.双向电路D.三态控制电路7．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化_________。B①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A.①③⑤B.②③④C.②⑤⑥D.①④⑥8．下列标识符中，__________是不合法的标识符。BA.State0B.9moonC.Not_Ack_0D.signall9．关于VHDL中的数字，请找出以下数字中最大的一个：__________。AA.2#1111_1110#B.8#276#C.10#170#D.16#E#E110．下列EDA软件中，哪一个不具有逻辑综合功能：________。BA.Max+PlusIIB.ModelSimC.QuartusIID．Synplify11综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，_________是错误的。CA.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；B.综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的；C.综合是纯软件的转换过程，与器件硬件结构无关；D.为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束。12基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→________→综合→适配→__________→编程下载→硬件测试。B①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定A．③①B.①②C.④⑤D.④②13下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的______。BA原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计；B原理图输入设计方法无法对电路进行功能描述；C原理图输入设计方法一般是一种自底向上的设计方法；D原理图输入设计方法也可进行层次化设计。14在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是_______。AAPROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。B敏感信号参数表中，应列出进程中使用的所有输入信号；C进程由说明部分、结构体部分、和敏感信号参数表三部分组成；D当前进程中声明的信号也可用于其他进程。15嵌套使用IF语句，其综合结果可实现________。AA带优先级且条件相与的逻辑电路；B条件相或的逻辑电路；C三态控制电路；D双向控制电路。16电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行速度----即速度优化；指出下列那种方法不属于速度优化：___________。AA.资源共享B.流水线设计C.寄存器配平D.关键路径法17在一个VHDL设计中idata是一个信号，数据类型为integer，下面哪个赋值语句是不正确的________。DAidata=16#20#;Bidata=32;Bidata=16#A#E1;Cidata=B#1010#;18.下列EDA软件中，哪一不具有时序仿真功能：________。DAMax+PlusIIBQuartusIICModelSimDSynplify19IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为__________。DA.瘦IPB.固IPC.胖IPD.都不是20进程中的信号赋值语句，其信号更新是___C____。A按顺序完成；B比变量更快完成；C在进程的最后完成；D都不对。21大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是__CD_____。A.CPLD是基于查找表结构的可编程逻辑器件；B.CPLD即是现场可编程逻辑器件的英文简称；C.早期的CPLD是从GAL的结构扩展而来；D.在Xilinx公司生产的器件中，XC9500系列属CPLD结构；22综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程；在下面对综合的描述中，____A_____是正确的。A综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；B综合是纯软件的转换过程，与器件硬件结构无关；C为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为强制综合。D综合可理解为，将软件描述与给定的硬件结构用电路网表文件表示的映射过程，并且这种映射关系是唯一的；23IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于硬IP的正确描述为______D____。A提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路；B提供设计的最总产品----模型库；C以网表文件的形式提交用户，完成了综合的功能块；D都不是。24基于EDA软件的FPGA/CPLD设计流程为：原理图/HDL文本输入→___D_____→综合→适配→__________→编程下载→硬件测试。①功能仿真②时序仿真③逻辑综合④配置⑤引脚锁定A．③①B.⑤②C.④⑤D.①②25在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，不正确的是__C_____。APROCESS为一无限循环语句；敏感信号发生更新时启动进程，执行完成后，等待下一次进程启动。B敏感信号参数表中，不一定要列出进程中使用的所有输入信号；C进程由说明部分、结构体部分、和敏感信号三部分组成；D当前进程中声明的变量不可用于其他进程。26电子系统设计优化，主要考虑提高资源利用率减少功耗----即面积优化，以及提高运行速度----即速度优化；指出下列那种方法不属于速度优化：__________。BA.流水线设计B.串行化C关键路径法D.寄存器配平27在一个VHDL设计中idata是一个信号，数据类型为integer，数据范围0to127，下面哪个赋值语句是正确的______。CAidata:=32;Bidata=16#A0#;Cidata=16#7#E1;Didata:=B#1010#;28关于VHDL中的数字，请找出以下数字中最大的一个：__________。AA.2#1111_1110#B.8#276#C.10#170#D.16#E#E129．下列EDA软件中，哪一个不具有逻辑综合功能：________。BA.Max+PlusIIB.ModelSimC.QuartusIID.Synplify30．子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；指出下列哪些方法是面积优化_________。B①流水线设计②资源共享③逻辑优化④串行化⑤寄存器配平⑥关键路径法A.①③⑤B.②③④C.②⑤⑥D.①④⑥31．下列标识符中，__________是不合法的标识符。BA.State0B.9moonC.Not_Ack_0D.signall32．VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述___________。BA.器件外部特性；B.器件的内部功能；C.器件的综合约束；D.器件外部特性与内部功能。33．嵌套的IF语句，其综合结果可实现______。DA.条件相与的逻辑B.条件相或的逻辑C.条件相异或的逻辑D.三态控制电路34．在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。DA.idata=“00001111”;B.idata=b”0000_1111”;C.idata=X”AB”;D.idata=B”21”;35．在VHDL语言中，下列对时钟边沿检测描述中，错误的是____。DA.ifclk’eventandclk=‘1’thenB.iffalling_edge(clk)thenC.ifclk’eventandclk=‘0’thenD.ifclk’stableandnotclk=‘1’then36．请指出AlteraCyclone系列中的EP1C6Q240C8这个器件是属于____CA.ROMB.CPLDC.FPGAD.GAL37下列是EDA技术应用时涉及的步骤：A.原理图/HDL文本输入;B.适配;C.时序仿真;D.编程下载;E.硬件测试;F.综合请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程：A→___F___→___B__→____C___→D→___E____38PLD的可编程主要基于A.LUT结构或者B.乘积项结构：请指出下列两种可编程逻辑基于的可编程结构：FPGA基于____A_____CPLD基于____B_____39在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。对于A.FPGAB.CPLD两类器件：一位热码状态机编码方式适合于____A____器件；顺序编码状态机编码方式适合于____B____器件；40下列优化方法中那两种是速度优化方法：___B__、__D__A.资源共享B.流水线C.串行化D.关键路径优化41基于VHDL设计的仿真包括有①门级时序仿真、②行为仿真、③功能仿真和④前端功能仿真这四种，按照自顶向下的设计流程，其先后顺序应该是：_________DA．①②③④B.②①④③C．④③②①D．②④③①42．IP核在EDA技术和开发中具有十分重要的地位，IP分软IP、固IP、硬IP；下列所描述的IP核中，对于固IP的正确描述为：__________DA．提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路B．提供设计的最总产品——模型库C．以可执行文件的形式提交用户，完成了综合的功能块D．都不是43．下面对利用原理图输入设计方法进行数字电路系统设计，哪一种说法是正确的：__________BA．原理图输入设计方法直观便捷，很适合完成较大规模的电路系统设计B．原理图输入设计方法一般是一种自底向上的设计方法C．原理图输入设计方法无法对电路进行功能描述D．原理图输入设计方法不适合进行层次化设计44．在