数字电子技术试-题及答案1

注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第1页）试题_2006_年~__2007__年第2学期课程名称：数字电子技术专业年级：自动化05级考生学号：考生姓名：试卷类型：A卷■B卷□考试方式:开卷□闭卷■………………………………………………………………………………………………………一、填空（每空1分，共20分）1、二进制数101001对应的八进制数为、十六进制数为。2、十进制数59对应的二进制数为、8421BCD码为。3、逻辑函数DCABL的对偶函数为、反函数为。4、逻辑函数CAABCBAL),,(的最小项表达式为。5、描述时序电路逻辑功能的方程有输出方程、激励方程和方程。6、555定时器构成的基本施密特触发器没有外接控制电压时，正、负向阈值电压分别为和，回差电压为。7、8位并行比较型A/D转换器中的电压比较器有个。8、7位D/A转换器的分辨率为。9、A/D转换器的一般工作过程有取样与，与编码。10、集成单稳态触发器分为和两种类型。11、555定时器由、电压比较器、、放电三极管和组成。二、选择题（从下列各题的四个备选答案中选出一个正确答案，并将其编号填入该题后的括号中（20分）1、十进制数3.625的二进制数和8421BCD码分别为（）。A.11.11和11.001B.11.101和0011.011000100101C.11.101和11.011000100101D.11.101和11.1012、下列几种说法中错误的是（）。A.任何逻辑函数都可以用卡诺图表示B.逻辑函数的卡诺图是唯一的C.同一个卡诺图化简结果可能不是唯一的D.卡诺图中的1的个数和0的个数相同3、和TTL电路相比，CMOS电路最突出的优点在于（）。A.可靠性高B.抗干扰能力强C.速度快D.功耗低注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第2页）4、为了把串行输入的数据转换为并行输出的数据，可以使用（）。A.寄存器B.移位寄存器C.计数器D.加法器5、单稳态触发器的输出脉冲的宽度取决于（）。A.触发脉冲的宽度B.触发脉冲的幅度C.电路本身的电容、电阻的参数D.电源电压的大小6、为了提高多谐振荡器频率的稳定性，最有效的方法是（）。A.提高电容、电阻的精度B.提高电源的稳定度C.采用石英晶体振荡器D.保持环境温度不变7、已知时钟脉冲频率为cpf，欲得到频率为0.2cpf的矩形波应采用（）。A.五进制计数器B.5位二进制计数器C.单稳态触发器D.多谐振荡器8、在图1用555定时器组成的施密特触发器电路中，它的回差电压等于（）。A.5VB.2VC.4VD.3V8462315+5V+4VvIQ11JC11K1JC11KQ0CP图1图29、设图2所示电路的现态0001QQ，经三个CP脉冲后的状态01QQ（）。A.00B.01C.10D.1110、米利型时序逻辑电路的输出（）。A.只与当前输入信号有关B.只与内部状态有关C.与输入信号和内部状态都有关D.与输入信号和内部状态都无关三、化简（每小题5分，共10分）1、用卡诺图化简下面函数，求出最简“与-或”表达式。)15,14,13,12,11,10()9,8,7,6,5,3,2,0(),,,(dm1DCBAL2、用卡诺图化简下面函数，求出最简“或-与”表达式。)15,14,13,12,11,10,9,8,6,5,4,1,0(),,,(m2DCBAL注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第3页）四、组合逻辑电路分析和设计（每小题10分，共20分）1、某组合逻辑电路的输入、输出信号的波形如图3所示。1）写出电路的逻辑函数表达式；2）用卡诺图化简逻辑函数；3）用8选1数据选择器74HC151（图4所示）实现该逻辑函数。ABCDL输入输出（LSB）（MSB）D0D1D2D3D4D5D6D7S0S1S2EY74HC151图3图42、由译码器74HC138和逻辑门电路组成的电路如图5所示，试写出输出1L和2L的逻辑表达式并化简。Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2E1E2E3001CBA74HC138&&L1L2图5五、时序逻辑电路分析和设计（每小题10分，共20分）1、同步时序逻辑电路及输入信号波形如图6所示，分析电路，列出状态表，画出0Q、1Q和Z的波形图。（设触发器初态均为0）&Q11DC11DC1Q0CPQ1Q0&XZCPX图6注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第4页）2、试用负边沿D触发器设计一同步时序逻辑电路，其状态图如图7所示。1）列出状态表；2）写出激励方程和输出方程。000110111/10/11/01/10/10/11/10/1X/ZQ1Q0图7六、由555定时器和4位二进制加计数器74HC161组成的时序电路如图8所示。（10分）1、试问555定时器组成的是什么功能电路？计算输出信号o1v的周期；2、试问74HC161组成多少进制计数器？画出其状态图；3、设计数器初始状态为00000123QQQQ，计数器循环计数一个周期所需时间大约是多少？R1CR20.01μ1μ140kΩ1.5kΩ12678435+5VCETCEPCPQ0Q1Q2Q3D0D1D2D3TCPECR11&vo1图8注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第5页）试题_2007_年~__2008__年第2学期课程名称：数字电子技术专业年级：自动化06级考生学号：考生姓名：试卷类型：A卷■B卷□考试方式:开卷□闭卷■………………………………………………………………………………………………………一、选择正确答案的代码填入空内。(每空4分，共20分)1、用卡诺图法化简函数md((0,2,3,4,6,11,12)(8,9,10,FABCD、、、）13，1415,)的最简与─或式。A．FBBCB．FCDBAC．FDBCD.FADBC2、逻辑函数1F、2F、3F的卡诺图如图1所示，它们之间的逻辑关系是。A．312FFFB.312FFFC．213FFFD.213FFF图13、8选1数据选择器74151组成的电路如图2所示，则输出函数为。A．LBACACBB．LBACACBC．LBACACBD.LBACACB图24、图3所示电路中，能完成1nnQQ逻辑功能的电路是。注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第6页）图35、某逻辑门的输入端A、B和输出端F的波形图如图4所示，F与A、B的逻辑关系是。A．同或B．异或C．与非D.或图4二、填空题。(每空1分，共20分)1、（85）10=（）2=（）16=（）余3码=（）8421BCD码。2、函数LABCCBD的反函数为、对偶函数为。3、T触发器的特性方程是。4、若最简状态图中的状态数为10，则至少需要位状态变量，最少需用个触发器。5、某时序电路的状态表如表1所示，该电路是进制计数器，电路自启动。表16、1个触发器有个稳态，一个触发器可记忆位二进制数。7、消除组合逻辑电路中竞争冒险的方法有、和在输出端并联电容器。8、数字电路中，场效应管工作在其输出特性曲线的区和；BJT管工作在其输出特性曲线的区和区。9、与非门的多余输入端应。注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第7页）三、组合逻辑电路如图5所示，写出输出的逻辑表达式，列出真值表，说明该电路的功能。（10分）图5四、试用74LS138译码器设计组合电路，当二进制数ABC能被3整除时，输出L为1，否则为0。（10分）五、已知电路和时钟脉冲CP及输入信号A的电压波形如图6所示，试画出输出Y的电压波形。设触发器的初态均为0。（10分）图6六、由555定时器构成的多谐振荡器如图7所示，试画出Cv和Ov的波形并确定其振荡频率及占空比的变化范围。（10分）图7注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第8页）七、试画出1010序列脉冲检测器的原始状态图并列出最简状态表。该检测器有一个串行数据输入端和一个输出端，在连续收到输入序列1010（从左至右输入，输入序列不允许重复）时，输出为1。八、电路如图8所示，图中74HC153为4选1的数据选择器。试指出集成电路74HC138、74LVC161的功能；当M、N分别为00和10时，电路分别是哪几种不同进制的计数器。（10分）图8注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第9页）试题_2008_年~__2009__年第2学期课程名称：数字电子技术专业年级：自动化07级考生学号：考生姓名：试卷类型：A卷■B卷□考试方式:开卷□闭卷■………………………………………………………………………………………………………一、选择正确答案填入空内。(每空2分，共20分)1、若一单稳态触发器电路的输出脉宽S4tw，恢复时间S1tre，则输出信号的最高频率为()。A.fmax=250KHZB.fmax=1MHZC.fmax=100KHD.fmax=200KHZ2、表示任意三位十进制数，至少需要（）位二进制数。A.10B.9C.8D.73、与图1所示波形相对应的真值表是()。4、CMOS门电路如图2所示，输出端L的逻辑表达式为。A.BALB.ABLC.BALD.ABL5、要使3线—8线译码器74138工作，使能控制端BAGGG221的电平信号应是。A.111B.100C.011D.001注：1、教师命题时题目之间不留空白；2、考生不得在试题纸上答题，教师只批阅答题册正面部分，若考生须在试题图上作解答，请另附该试题图。3、请在试卷类型、考试方式后打勾注明。（第10页）6、某时序电路如图3所示，若在输出端得到100KHZ的矩形波，则该电路时钟脉冲CP的频率是A.100KHZB.200HZC.400KHZD.300KHZ7、由加法器构成的代码变换电路如图4所示，若输入信号0123bbbb为8421BCD码，则输出端0123SSSS是。A、8421BCD码；B、格雷码；C、余3码；D、2421码。8、某时序电路的状态图如图5所示，该电路为。A、四进制加计数器；B、四进制计数器；C、五进制加计数器；D、五进制计数器。9、某时序电路设计过程中的最简状态图中的状态数为10个，设计该电路至少需要用个触发器。A、1；B、2；C、3D、4。10、下列中规模通用集成电路中，（）属于组合逻辑电路。A.4位计数器74161B.4位加法器74283C.4位寄存器74194D.通用定时器555二、填空题。(每空1分，共20分)1、逻辑函数L＝A+C的对偶式为L'=()，L=()。2、组合逻辑电路的输出只与当时的()状态有关，而与电路()的输入状态无关。它的基本电路是()。3、（98）1