基于CMOS传输门和CMOS非门设计边沿D触发器实验报告

2013毕业设计论文2013毕业设计论文数字电子技术研讨报告实验题目：基于CMOS传输门和CMOS非门设计边沿D触发器THEDFLIP-FLOPBASEDONTHECMOSTRANSMISSIONDOORANDCMOSGATE学院：电子信息工程学院专业：学生姓名：学号：任课教师：侯建军2013年12月3日2013毕业设计论文2013毕业设计论文目录绪论一、概述------------------------------------------------------------31.触发器简介--------------------------------------------------32.D触发器-----------------------------------------------------43.CMOS边沿D触发器------------------------------------5二、设计目的及要求---------------------------------------------61.设计目的-----------------------------------------------------62.设计任务及要求--------------------------------------------6三、设计电路------------------------------------------------------61.电路结构设计-----------------------------------------------72.电路工作原理-----------------------------------------------83.特征方程、表、图-----------------------------------------84.脉冲设计-----------------------------------------------------95.异步置位、复位设计---------------------------------------11四、总结与感想---------------------------------------------------12参考文献-------------------------------------------------------------13致谢附录2013毕业设计论文2013毕业设计论文摘要本文主要研究了用CMOS传输门和CMOS非门设计边沿D触发器。首先分析CMOS传输门和CMOS与非门原理；然后设计出CMOS传输门和CMOS非门设计边沿D触发器；阐述电路工作原理；写出特征方程，画出特征表，激励表与状态图；计算出激励信号D的保持时间和时钟CP的最大频率；将设计的D触发器转换成JK触发器和T触发器，最后对CMOS构成的D触发器进行辨证分析。关键字：D触发器边沿触发CMOS传输门CMOS非门CP时钟研究2013毕业设计论文2013毕业设计论文2013毕业设计论文2013毕业设计论文AbstractThispapermainlystudiedhowtouseCMOStransmissiondoorandCMOSgatedesignedgeDflip-flop.FirstlyanalyzesCMOStransmissiondoorandCMOSnandgateprinciple;ThendesignaCMOStransmissiondoorandCMOSgatedesignedgeDflip-flop;Thiscircuitprincipleofwork,Writecharacteristicequation,drawthefeaturelist,incentivetableandstatediagram;TocalculatetheexcitationsignalDretentiontimeandclockCP'smaximumfrequency;ThedesignoftheDflip-flopintoJKflip-flopandTtrigger,theCMOSaDflip-flopsyndromedifferentiationandanalysis.Keywords:Dtrigger;triggeredge;CMOStransmissiongate;CMOSgate;CPclockresearch2013毕业设计论文2013毕业设计论文绪论具有下列特点的触发器称为边沿触发方式触发器，简称边沿触发器。触发器接收的是时钟脉冲CP的某一约定跳变(正跳变或负跳变)来到时的输入数据。在CP=l及CP=0期间以及CP非约定跳变到来时，触发器不接收数据。常用的正边沿触发器是D触发器.一、概述1.触发器简介触发器的应用范围很广，有移位寄存器、计数器、触发器逻辑功能变换。触发器功能强大，轻松可靠地实现许多复杂的功能，但是要慎用。触发器本身没有过错，但由于我们的滥用会造成数据库及应用程序的维护困难。在数据库操作中，我们可以通过关系、触发器、存储过程、应用程序等来实现数据操作……同时规则、约束、缺省值也是保证数据完整性的重要保障。如果我们对触发器过分的依赖，势必影响数据库的结构，同时增加了维护的复杂程度。2.D触发器D触发器的原理：触发器是一种时钟控制的记忆器件，触发器具有一个控制输入讯号（CLOCK），CLOCK讯号是触发器只在特定时刻才按输入讯号改变输出状态。若触发器只在时钟由L到H（H到L）的转换时刻接受输入，则称这种触发器是上升沿（下降沿）触发的。其中D触发器是最常用的触发器之一。对于上升沿触发D触发器来说，其输出Q只在CLOCK由L到H的转换时刻才会跟随输入D的状态而变化，其他时候输出则维持不变，下图为上升沿触发D触发器的时序图。图1.2.1上升沿触发D触发器的时序图2013毕业设计论文2013毕业设计论文图1.2.2阻塞D触发器原理：CMOS与非门的组成如上图所示，其工作原理如下：A=0，B=0时，T1、T2并联（ON），T3、T4串联（OFF），输出Y=1。A=0，B=1时，T1（OFF），T2（ON），T4（ON），T3（OFF），输出Y=1。A=1，B=0时，T1（ON），T2（OFF），T3（ON），T4（OFF），输出Y=1。A=1，B=1时，T1、T2并联（OFF），T3、T4串联（ON），输出Y=0。因此构成与非的关系。3.CMOS边沿D触发器图1.3.1CMOS传输门的直流传输特性CMOS电路的特点：CMOS传输门的直流传输特性如图所示，由于它利用CMOS的互补作用，传输低电平靠N管，传输高电平靠P管，可以使信号做到无损传输。CMOS反相器CMOS反相器相当于非门,是数字集成电路中最基本的单元电路。搞清楚CMOS反相器的特性,可为一些复杂数字电路的设计打下基础。2013毕业设计论文2013毕业设计论文图1.3.2CMOS反向器CMOS传输门图1.3.3CMOS传输门所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V。为使衬底与漏源极之间的PN结任何时刻都不致正偏，故TP的衬底接+5V电压，而TN的衬底接-5V电压。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用Ｃ和表示。传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，VI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V，TP亦不导通。可见，当C端接低电压时，开关是断开的。为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V，VI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V，VI在-3V到+5V的范围内TP将导通。由上分析可知，当V＜-3V时，仅有TN导通，而当VI＞+3V时，仅有TP导通当VI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可2013毕业设计论文2013毕业设计论文近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。二、设计目的及要求1.设计目的1、了解并熟练掌握D触发器的工作原理及电路图；2、熟练运用CMOS进行电路设计，实现相应的逻辑功能；3、学会设计复位电路，对电路实现复位功能；4、能够独立分析设计过程中出现的问题并找到解决方法。2.设计任务及要求1）说明电路组成结构；2）阐述电路工作原理；3）写出特征方程，画出特征表，激励表与状态图；4）计算出激励信号D的保持时间和时钟CP的最大频率；5）将设计的D触发器转换成JK触发器和T触发器。三、设计电路1.电路结构设计图3.1.1CMOSD触发器的逻辑图2.电路工作原理2013毕业设计论文2013毕业设计论文图6所示的是CMOSD触发器的逻辑图。传输门TG1，TG2和非门G1，G2组成主触发器；TG3，TG4和G3，G4组成从触发器。TG1和TG3分别作为主触发器和从触发器的输入控制门。C和/C是互为反量的时钟脉冲，在它们作用下TG1，TG4和TG2，TG3不会同时开通和关断，以保证主触发器和从触发器一开一闭。值得注意的是，虽然本例CMOSD触发器结构上是主从形式，但其触发方式却是边沿型，而非主从型。（1）当C=1时TG1开通而TG2关断，D输入信号送入主触发器，使/Q,=/D，Q'=D。同时，TG3关断而TG4开通，从触发器与主触发器之间的联系被TG3切断，从触发器保持原状态不变。（2）当C=0时TG1关断而TG2开通，主触发器切断了与D端的联系，并保存了TG1关断前的状态。同时TG3开通而TG4关断，主触发器的状态送入从触发器，使输出端Q=D，/Q=/D。由上分析可见，图6的D触发器是在脉冲C的上升沿触发的。3．特征方程、表、图功能描述：(1).状态转移真值表表3.1.1边沿D触发器的特征表QnQn+1D000100011111表3.1.2激励表(2).特征方程：Qn+1=D(3).状态转换图2013毕业设计论文2013毕业设计论文图3.3.1状态转换图(4).波形图图3.3.2波形图4.脉冲特性平均传输延迟时间是表示门电路开关速度的参数，它是指门电路在输入脉冲波形的作用下，输出波形相对于输入波形延迟了多少时间。图3.4.1门电路传输延迟时间导通延迟时间tPHL：输入波形上升沿的50%幅值处到输出波形下降沿50%幅值处所需要的时间。截止延迟时间tPLH：从输入波形下降沿50%幅值处到输出波形上升沿50%幅值处所需要的时间。平均传输延迟时间tpd：四个传输门（TG）具有传输延迟（tpd），五个反相器（G）也具有传输延迟（tpd1），并且传输门（TG）在导通和截止转换时会存在延迟（tpd2）。2PHLPLHpdttt2013毕业设计论文2013毕业设计论文当CP=1时,TG1导通,TG2截止,D端输入信号送人主触发器中,使Q2=,Q3=D,但这时主触发器尚未形成反馈连接,不能自行保持。Q2、Q3跟随输入端D端的状态变化;由于TG1和G1存在传输延迟设二者总的延迟时间为Tsu，如果D在CP由1跳变为0前小于Tsu时间内发生跳变，则跳变后的信号由于在传输过程中的延时Tsu无法在CP跳变前传送到Q2，而此时CP跳变完成，TG3导通TG4截止，Q2的状态会通过TG3传送到从触发器中（Q4），从而通过G3传到了输出端。这时，由于TG1已经截止，而且跳变没有传送到Q2，所以也不会有电