数字电子技术基础课件阎石主编第五版第四章

第四章组合逻辑电路数字电路组合逻辑电路时序逻辑电路任一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关。任一时刻的输出不仅取决于现时的输入，而且还与电路原来状态有关。4.1概述组合逻辑电路的框图组合逻辑电路在电路结构上不包含存储单元，仅仅是由各种门电路组成，4.2组合逻辑电路的分析和设计方法§4.2.1组合逻辑电路的分析方法组合逻辑电路图写出逻辑表达式分析方法步骤：化简说明功能列真值表已知逻辑电路说明逻辑功能分析逻辑图逻辑表达式11最简与或表达式化简2)(1ABY)(2BCY)(3CAYY2CABCABY从输入到输出逐级写出))()()(()(321CABCABYYYY最简与或表达式3真值表CABCABY34电路的逻辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。400010111ABCD)(DBA)(DC)(ACD)(BCD)(CBD)(BD)(CD))()((DCDBA))()()((CBDBCDACD))()((CDBD解：DCDBADCDBAY))()((2CBDBCDACDCBDBCDACDY))()()((1CDBDCDBDY))()((0由真值表知：该电路可用来判别输入的4位二进制数数值的范围。BACIBA)(CIBA)(ABCIBASABCIBACO)(这是一个全加器电路CIBASABCIBACO)(形式变换写出表达式并简化§4.2.2组合逻辑电路的设计方法根据实际逻辑问题最简单逻辑电路设计步骤：确定输入、输出列出真值表分析题意，将设计要求转化为逻辑关系，这一步为设计组合逻辑电路的关键根据设计要求根据设计所用芯片要求画逻辑电路图选择所需门电路例1：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。用与非门实现.解:1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为L，多数赞成时是“1”，否则是“0”。2.根据题意列出真值表ABCL000000100100011110001011110111113.画出卡诺图化简：ABC000011111011110000ABBCACL=AC+BC+AB4、用与非门实现逻辑电路))()()(())((BCACABBCACABLABCL例4.2.2：解:取红、黄、绿三盏灯分别用R、A、G表示，设灯亮为“1”，不亮为“0”；故障信号为输出变量用Z表示，规定正常为“0”，不正常为“1”。RAGZ000100100100011110001011110111111、列真值表2、写逻辑函数式RAGGRAGARAGRGARZ3、化简RAG000011111011111000RGRAAGGARRARGAGGARZ4、画逻辑图RARGAGGARZ用与非门实现))()()()(())((RARGAGGARRARGAGGARZ用与或非门实现RAG000011111011111000)(GARGARGARZ4.3若干常用的组合逻辑电路§4.3.1编码器编码：用二进制代码来表示某一信息（文字、数字、符号）的过程。实现编码操作的电路称为编码器。编码器高？低？码？普通编码器I0I1I2I3I4I5I6I7Y2Y1Y010000000000010000000010010000001000010000011000010001000000010010100000010110000000011113位二进制（8线－3线）编码器真值表任何时刻只允许输入一个编码信号，否则输出将发生混乱。一、二进制编码器输入端：2n输出端：n高电平有效753107632176542IIIIYIIIIYIIIIY图4.3.2优先编码器在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对优先权最高的进行编码。8线－3线优先编码器74LS148逻辑图（图4.3.3）。选通输入端选通输出端扩展端输入输出S01234567IIIIIIII012YYYSYEXY1000000000××××××××111111110×××××××10××××××110×××××1110××××11110×××111110××1111110×1111111011111100000101001110010111011111011010101010101010输入：逻辑0(低电平）有效输出：逻辑0(低电平）有效低电平表示“电路工作，但无编码输入”低电平表示“电路工作，且有编码输入”例4.3.1：试用两片74LS148组成16线－4线优先编码器。优先权最高～均无信号时，才允许对～输入信号编码。7A0A15A8A00101111111001111101(1)片处于编码状态,(2)片被封锁。1111111110(2)片处于编码状态111010010101110101二、二－十进制编码器输入端10个，输出端4个，也称10线－4线编码器。集成10线-4线优先编码器输入输出均低电平有效。功能表见表4.3.3§4.3.2译码器译码：将二进制代码翻译成对应的输出信号的过程。译码是编码的逆过程。实现译码操作的电路称为译码器。常用的译码器有:二进制译码器、二－十进制译码器、显示译码器三类。一、二进制译码器输入端：n输出端：2n二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1（或为0），其余全为0（或为1）。2线—4线译码器74LS139（输出低电平有效）真值表)(010AAY)(011AAY)(012AAY)(013AAY001110011101101011110111A1A03Y2Y1Y0Y画关于的卡诺图A1A0011111000Y3位二进制译码器(3线-8线译码器)A2A1A0Y7Y6Y5Y4Y3Y2Y1Y00000010100111001011101110000000100000010000001000000100000010000001000000100000010000000输入：3位二进制代码输出：8个互斥的信号（高电平有效）74HC138集成译码器S=1,译码器正常工作100片选输入端（使能端）输出低电平有效地址输入端输入使能选择输出S132SSA2A1A076543210YYYYYYYY0××11010101010101010××××××000001010011100101110111111111111111111101111111101111111101111111101111111101111111101111111101111111103线－8线译码器74HC138功能表00120)(mAAAY当S1=1,=0,=0（即S=1）时，可得输出2S3S10121)(mAAAY20122)(mAAAY30123)(mAAAY40124)(mAAAY50125)(mAAAY60126)(mAAAY70127)(mAAAY例4.3.2：试用两片3线－8线译码器74HC138组成4线－16线译码器。(1)片工作，(2)片禁止。若输入D3D2D1D0=0100时，译码器_____输出________________。000（1）11110111(2)片工作，(1)片禁止。若输入D3D2D1D0=1101时，译码器_____输出________________。111（2）11111011二、二－十进制译码器输入端：4输出端：10二-十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9～Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。集成8421BCD码译码器74LS42三、显示译码器用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。数字、文字、符号代码译码器显示器半导体数码管显示器件：常用的是七段显示器件abcdefgabcdefghabcdafbefghgecd(a)外形图(b)共阴极(c)共阳极+VCCabcdefghabcdefg510YaYbYgabg510510发光二极管Ya-Yg:控制信号高电平时,对应的LED亮低电平时,对应的LED灭abcdfgabcdefg111111001100001101101eBCD－七段显示译码器A3-A0:输入数据要设计的七段显示译码器aYaYbYcYdYeYfYg译码器A3A2A1A0bcdefg十进制数A3A2A1A0YaYbYcYdYeYfYg显示字形0000011111100100010110000120010110110123001111110013401000110011450101101101156011000111116701111110000781000111111189100111100119A3A2A1A000110100100111101111111000000001Ya先设计输出Ya的逻辑表示式及电路图)(02130123AAAAAAAAYa七段显示译码器7448引脚排列图灯测试输入灭零输入灭灯输入／灭零输出图4.3.18用7448驱动BS201的连接方法RBI和RBO配合使用，可使多位数字显示时的最高位及小数点后最低位的0不显示00067.900四、译码器的应用例4.3.3：试用3线－8线译码器74HC138设计一个多输出的组合逻辑电路。输出逻辑函数式为ABCCBCBAZCBABAZCBABCZCBABCACAZ4321解：化为最小项之和的形式：ABCCBACBACBAZCBACBABCAZCBABCAABCZCBABCACBACABZ4321当S1=1,S2′=S3′=0时,令A2=A,A1=B,A0=C,则)()()()(74207420473273237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ画电路图例：分析下图电路逻辑功能。解：ABCIICBAIBCACIBAAAAAAAAAAAAAAAAAAAAAAAAAYYYYZ01201201201201201201201274211))()()()(()(ABCIIABCCIBABCIAAAAAAAAAAAAAAAAAAAAAAAAAYYYYZ01201201201201201201201276532))()()()(()(ABCIICBAIBCACIBAZ1ABCIIABCCIBABCIAZ2这是一个全加器电路§4.3.3数据分配器与数据