洗衣机定时器

1洗衣机定时器一、设计任务与要求设计一个洗衣机洗涤程序控制器，控制洗衣机的电动机按下图所示的规律运转：定时到定时启动正转（20s）暂停（10s）反转（20s）暂停（10s）停止定时未到图1、电机运转时序图用两位数码管预置洗涤时间(分钟数)，洗涤过程在送入预置时间后开始运转，洗涤中按倒计时方式对洗涤过程作计时显示，用LED表示电动机的正、反转，如果定时时间到，则停机并发出音响信号。二、总体框图其系统框图如下图所示：revrunpause译码驱动模块Q2Q1CP时序电路模块ENRd音响电路Enclk时间到start十进制减法计数器模块时间显示En洗涤预置时间编码寄存电路模块LD1SK1K2K3K4K5K6K7K8K9K10图2、系统框图此设计问题可分为洗涤预置时间编码寄存电路模块、十进制减法计数器模块、时序电路模块、译码驱动模块四大部分。设置预置信号LD，LD有效后，可以对洗涤时间计数器进行预置数，用数据开关K1-K10分别代表数字1，2，…，9，0，用编码器对数据开关K1-K10的电平信号进行编码，编码器真值表如下表所示，编码后的数据寄存。2表1、时序电路状态表数据开关电平信号编码器输出K1k2k3k4k5k6k7k8k9k10Q3Q2Q1Q0↑0000000000↑0000000000↑0000000000↑0000000000↑0000000000↑0000000000↑0000000000↑0000000000↑0000000000↑0001001000110100010101100111100010010000状态编码为：S0=00S1=01S2=11S3=10若选JK触发器，其输出为Q2Q1。逻辑赋值后的状态如下表所示：表2、逻辑状态表ABQN2QN1QN+12QN+11说明0X1XX0X10X1XX0X100000101111110100001011111101000维持S0S0→S1维持S1S1→S2维持S2S2→S3维持S3S3→S0设置电动机正转信号run、反转信号rev、暂停信号Pause，由时序电路的输出Q2Q1经译码驱动模块，可使显示信号正确反映电路的工作状态，译码驱动模块真值表如下表所示：表3、译码驱动真值表直到洗涤计时时间到，时序电路异步复位，并启动音响电路。Q2Q1runrevpause000110111000001001013三、器件选择用QUARTUSⅡ6.0软件中Altera公司Cyclone系列的EP1C2Q240C8芯片实现仿真，EDA试验箱上的EP1C12核心板中的PB[0]、PB[1]、PB[2]、三个LED灯、数码管和开关SW13-SW16用于硬件调试，下载接口是数字芯片下载接口（DIGITALJTAG）。四、功能模块1、预置时间和编码电路（settime）：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitysettimeisport(load:instd_logic;--用来进行数据的读入time_input:instd_logic_vector(3downto0);--通过开关进行输入time_set:outstd_logic_vector(7downto0));endsettime;setarchitecturetimeofsettimeissignalp1:std_logic_vector(7downto0);beginprocess(load)beginif(load'eventandload='1')thencasetime_inputiswhen0000=p1=00000001;when0001=p1=00000010;when0010=p1=00000011;when0011=p1=00000100;when0100=p1=00000101;when0101=p1=00000110;when0110=p1=00000111;when0111=p1=00001000;when1000=p1=00001001;when1001=p1=00010000;whenothers=p1=00000000;endcase;endif;endprocess;time_set=p1;endsettime;4图3、settime模块图4、settime仿真图time_input为通过开发板上按钮输入的信号，load为输入确认信号。本模块将输入的四位时间信息编码输出到减法计数器电路。2、减法计数器（counter）：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycounterisport(clk,start:instd_logic;time_set:inSTD_LOGIC_VECTOR(7downto0);--接受上一个模块输入的时间信号time_remain:BUFFERSTD_LOGIC_VECTOR(7DOWNTO0);--剩余时间的输出time_over:bufferstd_logic);--time_over就是gameoverendcounter;architecturecounterofcounterisbeginprocess(clk)variabletime_second:integerrange0to59:=59;---用来进行内部信息的记录beginif(clk'eventandclk='1')then--判断是否开始if(start='0')thenif(time_remain(7downto0)=0)thentime_remain=time_set;elsetime_remain(7downto4)=time_remain(3downto0);time_remain(3downto0)=time_set(3downto0);endif;time_second:=59;time_over='1';5elseif(time_over='1')then--判断时间是否已经结束if(time_second=0andtime_remain(7downto0)=0)thentime_over='0';elseif(time_second=0)--判断每一分钟的结束thenif(time_remain(3downto0)=0)thentime_remain(7downto4)=time_remain(7downto4)-1;time_remain(3downto0)=1001;time_second:=59;elsetime_remain(7downto4)=time_remain(7downto4)-1;time_remain(3downto0)=1001;time_second:=59;endif;elsetime_second:=time_second-1;endif;endif;endif;endif;endif;endprocess;endcounter;图5、counter模块图6、counter仿真图6本模块中clk为系统时序脉冲信号，start为系统开始运行的信号，time_set为从预置时间模块接收到的时间编码信号，time_remain为输出到数码管显示电路的时间信号，time_is_up为系统运行结束信号,可以用来控制蜂鸣器的通断。在系统运行的开始时期，用户第一次输入的预置时间会被赋给个位，第二次输入的时间会被赋给十位，可以进行多次输入，以前的会被覆盖。3、数码管显示电路（showtime）：libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entityshowtimeisport(remain_time:instd_logic_vector(7downto0);--剩余时间的输入clk:instd_logic;minute,second:outstd_logic;--用来标记当前显示的是个位还是十位a,b,c,d,e,f,g:outstd_logic);endshowtime;architectureshowtimeofshowtimeissignaltemp:std_logic_vector(6downto0);signalbcd:std_logic_vector(3downto0);signalchoose:std_logic;--用来转换分位和秒位beginprocess(clk)beginif(clk'eventandclk='1')thenchoose=notchoose;if(choose='1')thenminute='0';second='1';bcd=remain_time(7downto4);elseminute='1';second='0';bcd=remain_time(3downto0);endif;endif;endprocess;process(bcd)begincasebcdis--数码管显示编码when0000=temp=1111110;when0001=temp=0110000;when0010=temp=1101101;when0011=temp=1111001;7when0100=temp=0110011;when0101=temp=1011011;when0110=temp=1011111;when0111=temp=1110000;when1000=temp=1111111;when1001=temp=1111011;whenothers=temp=1111011;endcase;a=temp(6);b=temp(5);c=temp(4);d=temp(3);e=temp(2);f=temp(1);g=temp(0);endprocess;endshowtime;图7、showtime模块图8、showtime仿真图接收减法计数器电路传来的时间信息，进行实时译码显示，由于我们的实际是可以进行两位的时间显示的，所以开始的时候是用的两个数码管，后来见到硬件芯片上是只有一个，又修改成了一个，但为了进行两位的显示，我们就设计了两个小灯，每个小灯分别代表十位和个位，当某个小灯被点亮时代表当前显示的是对应位的数值，每个一秒转换一次，这样就可以实现两位的显示了。4、电机运转时序控制电路（analyse）：libraryieee;useieee.std_logic_1164.all;8useieee.std_logic_unsigned.all;entityanalyseisport(clk,start,time_over:instd_logic;out_1,out_2:outstd_logic);--两路输出用来编辑电机的正反装和暂停endanalyse;architectureanalyseofanalyseisbeginprocess(clk)variablestate:std_logic;variablewash_time:integer:=0;variablewait_time:integer:=0;beginif(clk'eventandclk='1')thenif(start='0')--系统还没有开始工作thenwash_time:=0;wait_time:=0;state:='0';out_1='0';out_2='0';elseif(time_over='1')--时间没有结束thenif(wash_time=20)thenif(wait_time=9)thenwash_time:=0;state:=notstate;elsewait_time:=wait_t