基于FPGA的电子钟的设计

北方民族大学学士学位论文论文题目:基于FPGA的数字钟的设计院(部)名称:电气信息工程学院学生姓名:张伟专业:测控技术与仪器学号:20080294指导教师姓名:周春艳论文提交时间:2012年4月25日论文答辩时间:2010年5月6日学位授予时间:北方民族大学教务处制摘要本设计为一个多功能的数字钟，具有时间日期显示功能，以24小时循环计数；具有校时、跑表以及任意时刻闹钟功能。本设计采用EDA技术，以硬件描述语言VerilogHDL为系统逻辑描述手段设计文件，在Quartusii工具软件环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。系统主要由主分频模块、控制模块、时间及其设置模块、时间显示动态位选模块、显示模块、秒表模块、日期显示与设置模块、闹钟模块等8个模块组成。本系统能够完成日期和时间的分别显示，由按键输入进行数字钟的校时、清零、启停功能。关键词：数字钟，硬件描述语言，VerilogHDL，FPGAABSTRACTThisdesignforamulti-functiondigitalclock,withtimedatetoshowthefunctionto24hourscyclecount;WhenPaoBiaoand,withthealarmclockfunctionatanytime.TheuseofEDAdesigntechnology,hardware-descriptionlanguageVerilogHDLdescriptionlogicmeansforthesystemdesigndocuments,inQuartusiitoolsenvironment,atop-downdesign,bythevariousmodulestogetherbuildaFPGA-baseddigitalclock.Systemmainlybythemainpointsfrequencymodule,controlmodule,timeandsetmodule,timedisplaydynamicachoosemodule,displaymodule,astopwatchmodule,datedisplayandsetmodule,alarmclockmoduleeightmodules.Thissystemcanfinishdateandtimedisplayrespectively,thekeyofinputofthedigitalclock,reset,andwhenthe1stopfunction.Keywords：digitalclock,hardwaredescriptionlanguage,VerilogHDL,FPGAI目录第一章前言......................................................................................................11.1选题的目的、意义...............................................................................11.2课题研究的内容...................................................................................2第二章系统总体设计方案................................................................................32.1数字钟的顶层电路...............................................................................32.2数字钟的工作原理...............................................................................4第三章单元电路设计........................................................................................63.1分频模块（fidv）................................................................................63.2时钟主控制模块（maincontrol）........................................................93.3时间及其设置模块（time_auto_and_set）.......................................133.3.1时间计数模块（timepiece_main）........................................133.3.2时间设置模块（timeset）......................................................153.3.3时间数据多路选择模块（time_mux）..................................173.4时间显示动态位选模块（time_disp_select）..................................183.5显示模块（disp_data_mux）............................................................213.6跑表模块（stopwatch）.....................................................................263.7日期显示与设置模块（date_main）................................................273.7.1日期自动工作模块（autodate）............................................283.7.2日期设置模块（setdate）.......................................................293.7.3日期控制模块（datecontrol）................................................293.8闹钟模块（alarmclock）...................................................................29第四章总结与展望..........................................................................................364.1总结.....................................................................................................364.2展望.....................................................................................................36致谢......................................................................................................................37参考文献..............................................................................................................38附录一英文原文..............................................................................................39附录二中文翻译..............................................................................................49北方民族大学学士学位论文基于FPGA的电子钟的设计第1页共56页第一章前言1.1选题的目的、意义现代社会的标志之一就是信息产品的广泛使用，而且是产品的性能越来越强，复杂程度越来越高，更新步伐越来越快。支撑信息电子产品高速发展的基础就是微电子制造工艺水平的提高和电子产品设计开发技术的发展。前者以微细加工技术为代表，而后者的代表就是电子设计自动化（electronicdesignautomatic,EDA）技术。EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA技术的出现，极大地提高了电路设计的效率和可操作性，减轻了设计者的劳动强度。而可编程逻辑器件（如CPLD、FPGA）的应用普及，为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA技术的迅速发展[1-4]。本设计采用的VerilogHDL是目前应用最为广泛的硬件描述语言，能支持算法级，寄存器级，逻辑级，开关级、系统级和版图级等各个层次的设计和描述；VerilogHDL进行设计最大的优点是其工艺无关性，这使得工程师在功能设计，逻辑验证阶段可以不必过多考虑门级及工艺实现的具体细节，只需根据系统设计的要求施加不同的约束条件，即可设计出实际电路，因此在实际应用中越来越广泛。ASIC是专用的系统集成电路，是一种带有逻辑处理的加速处理器。而FPGA是特殊的ASIC芯片，与其他的ASIC芯片相比，它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检测等优点[5-10]。北方民族大学学士学位论文基于FPGA的电子钟的设计第2页共56页钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些都是以钟表数字化为基础的。近些年，随着科技的发展和社会的进步，人们对数字钟的要求也越来越高，传统的时钟已不能满足人们的需求，因此研究数字钟以及扩大其应用有着非常现实的意义[11-12]。1.2课题研究的内容本设计主要研究基于FPGA的数字钟，要求时间可以24小时制或12小时制，显示时间和日期。具有校时以及整点报时、任意时刻闹钟、跑表等功能，可以对时间及日期进行单独校对，使其校正到标准时间。北方民族大学学士学位论文基于FPGA的电子钟的设计第3页共56页第二章系统总体设计方案2.1数字钟的顶层电路将各个主模块综合成数字钟系统，其包括：fidv分频模块，maintrol时钟主控制模块，time_auto_and_set时间及其设置模块，time_disp_select时间显示动态位选模块，disp_data_mux显示模块，stopwatch跑表模块，date_main日期显示与设置模块及alarmclock闹钟模块，该系统顶层电路To