数字频率计的设计

长安大学电子技术课程设计数字频率计的设计专业：班级：姓名指导教师：日期：目录引言第一章系统概述一、设计方案的选择1、计数法2、计时法二、整体框图及原理第二章单元电路设计一、放大电路设计二、闸门电路设计三、时基电路设计四、控制电路设计五、报警电路设计六、整体电路图七、整机元件清单第三章设计小结一、设计任务完成情况二、问题及改进三、心得体会鸣谢附录引言题目：数字频率计的设计初始条件：本设计可以使用在数模电理论课上学过或没学过的集成器件和必要的门电路构建简易频率计，用数码管显示频率计数值。要求完成的主要任务：①设计一个频率计。要求用4位7段数码管显示待测频率，并用发光二极管表示单位。②测量频率的范围：100hz—100khz。③测量信号类型：正弦波和方波。④具有超量程报警功能。摘要：本次课程设是基于TTL系列芯片的简易数字频率计,数字频率计应用所学的数字电路和模拟电路的知识进行设计。在设计过程中，所有电路仿真均基于Multisim仿真软件。本课程设计介绍了简易频率计的设计方案及其基本原理，并着重介绍了频率计各单元电路的设计思路，原理及仿真，整体电路的的工作原理，控制器件的工作情况。设计共有三大组成部分：一是原理电路的设计，本部分详细讲解了电路的理论实现，是关键部分；二是性能测试，这部分用于测试设计是否符合任务要求。三是是对本次课程设计的总结。关键字：频率计、TTL芯片、时基电路、逻辑控制、分频、计数、报警第一章系统概述一、设计方案的选择信号的频率就是信号在单位时间内所产生的脉冲个数，其表达式为f=N/T，其中f为被测信号的频率，N为计数器所累计的脉冲个数，T为产生N个脉冲所需的时间。计数器所记录的结果，就是被测信号的频率。如在1s内记录1000个脉冲，则被测信号的频率为1000HZ。测量频率的基本方法有两种：计数法和计时法，或称测频法和测周期法。1、计数法计数法是将被测信号通过一个定时闸门加到计数器进行计数的方法，如果闸门打开的时间为T，计数器得到的计数值为N1，则被测频率为f=N1/T。改变时间T，则可改变测量频率范围。如图（1-1-1）计数值N1T被测信号标准闸门图1-1-1测频法测量原理设在T期间，计数器的精确计数值应为N,根据计数器的计数特性可知，N1的绝对误差是N1=N+1,N1的相对误差为δN1=(N1-N)/N=1/N。由N1的相对误差可知，N的数值愈大，相对误差愈小，成反比关系。因此，在f以确定的条件下，为减少N的相对误差，可通过增大T的方法来降低测量误差。当T为某确定值时（通常取1s），则有f1=N1,而f=N，故有f1的相对误差：δf1=(f1-f)/f=1/f从上式可知f1的相对误差与f成反比关系，即信号频率越高，误差越小；而信号频率越低，则测量误差越大。因此测频法适合用于对高频信号的测量，频率越高，测量精度也越高。2、计时法计时法又称为测周期法，测周期法使用被测信号来控制闸门的开闭，而将标准时基脉冲通过闸门加到计数器，闸门在外信号的一个周期内打开，这样计数器得到的计数值就是标准时基脉冲外信号的周期值，然后求周期值的倒数，就得到所测频率值。首先把被测信号通过二分频，获得一个高电平时间是一个信号周期T的方波信号；然后用一个一直周期T1的高频方波信号作为计数脉冲，在一个信号周期T的时间内对T1信号进行计数，如图（1-1-2）图1-1-2计时法测量原理若在T时间内的计数值为N2,则有：T2=N2*T1f2=1/T2=1/(N2*T1)=f1/N2N2的绝对误差为N2=N+1N2的相对误差为δN2=(N2-N)/N=1/NT2的相对误差为δT2=(T2-T)/T=(N2*T1-T)/T=f/f1从T2的相对误差可以看出，周期测量的误差与信号频率成正比，而与高频标准计数信号的频率成反比。当f1为常数时，被测信号频率越低，误差越小，测量精度也就越高。根据本设计要求的性能与技术指标，首先需要确定能满足这些指标的频率测量方法。由上述频率测量原理与方法的讨论可知，计时法适合于对低频信号的测量，而计数法则适合于对较高频信号的测量。但由于用计时法所获得的信号周期数据，还需要求倒数运算才能得到信号频率，而求倒数运算用中小规模数字集成电路较难实现，因此，计时法不适合本实验要求。测频法的测量误差与信号频率成反比，信号频率越低，测量误差就越大，信号频率越高，其误差就越小。但用测频法所获得的测量数据，在闸门时间为一秒时，不需要进行任何换算，计数器所计数据就是信号频率。因此，本实验所用的频率测量方法是测频法。二、整体框图及原理输入电路：由于输入的信号可以是正弦波，方波，三角波。而后面的闸门或计数电路要求被测信号为方波，所以需要设计一个整形电路则在测量的时候，首先通过整形电路将正弦波或者三角波转化成方波。在整形之前由于不清楚被测信号的强弱的情况。所以在通过整形之前通过放大衰减处理。当输入信号电压幅度较大时，通过输入衰减电路将电压幅度降低。（如仿真图2-1-5）当输入信号电压幅度较小时，前级输入衰减为零时若不能驱动后面的整形电路，则调节输入放大的增益，时被测信号得以放大。（如仿真图2-1-4）频率测量：被测信号经整形后变为脉冲信号（矩形波或者方波），送入闸门电路，等待时基信号的到来。时基信号由石英晶体多谐振荡器电路产生，经整形分频后，产生一个标准的时基信号，作为闸门开通的基准时间。被测信号通过闸门，作为计数器的时钟信号，计数器即开始记录时钟的个数，这样就达到了测量频率的目的。计数显示电路：在闸门电路导通的情况下，开始计数被测信号中有多少个上升沿。在计数的时候数码管不显示数字。当计数完成后，此时要使数码管显示计数完成后的数字。控制电路：控制电路需要控制几个模块。包括计数电路，锁存电路，和译码显示电路。通过产生控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显示器显示的测量结果稳定。第二章单元电路设计一、放大整形电路对信号的放大功能由三极管构成放大电路来实现，对信号整形的功能由施密特触发器来实现。施密特触发器电路是一种特殊的数字器件，一般的数字电路器件当输入起过一定的阈值，其输出一种状态，当输入小于这个阈值时，转变为另一个状态，而施密特触发器不是单一的阈值，而是两个阈值，一个是高电平的阈值，输入从低电平向高电平变化时，仅当大于这个阈值时才为高电平，而从高电平向低电平变化时即使小于这个阈值，其仍看成为高电平，输出状态不这；低电平阈值具有相同的特点。方案一：放大整形电路由三极管与与非门组成。三极管构成的放大器将输入频率为fx的周期信号如正弦波、三角波、等进行放大。将电源电压设为5V,当输入信号幅值比较大时，会出现线性失真，将放大后的波形幅度控制在5V以内。与非门构成施密特触发器对放大器的输出信号进行整形，使之成为矩形脉冲。方案二：放大部分同方案一，整形部分是由555构成的施密特整形电路。方案对比：用与非门构成的施密特触发器因为阈值电压易受受温度、电源电压及干扰的影响，稳定性较差。而555定时器的比较器灵敏度高，输出驱动电路大，并且且555定时器构成的施密特触发器结构简单，而且抗干扰能力比用与非门构成的施密特触发器要强，因此选用方案二。555构成的施密特触发器将555定时器的uI6和uI2输入端连在一起作信号的输入端，即可组成施密特触发器。如图（2-1-1）所示。为了滤除高频干扰，提高比较器参考电压的稳定性，通常将5脚通过0.01μF电容接地。如果输入信号电压是一个三角波，当uI从0逐渐增大时，若uI˂UCC/3时，比较器C1输出高电平，C2输出低电平，使基本RS触发器置1，则输出u0=1；若uI增加到uI≥2UCC/3时，比较器C1输出低电平，C2输出高电平，使基本RS触发器置0，则输出u0=0。当uI高电平逐渐下降到UCC/3˂uI˂2UCC/3时，比较器C1和C2输出均为1，基本RS触发器保持原状态，进而使u0=0不变。若uI继续减小到uI≤UCC/3时，比较器C2输出0，基本RS触发器置1，输出u0也随之跳为高电平1。如此连续变化，在输出端就得到一个矩形波，其工作波形如图（2-2-2）所示。从工作波形上可以看出：上限阈值电压UT+=2UCC/3，下限阈值电压UT-=UCC/3，回差电压△U=UT+-UT-=UCC/3。如果在5脚uIC上加控制电压，则可改变的△U值。回差电压△U越大，回路的抗干扰能力越强。各引脚名称：1、GND地2、TRI触发端3、OUT输出端4、RST复位端5、CON外接控制电压端6、THR阈值端7、DIS放电端8、VCC电源端图2-2-1555构成的施密特触发器图2-2-2工作波形放大整形电路图，如图（2-1-3）图2-1-3放大整形电路图仿真图：图2-1-4图2-1-5二、闸门电路通过74153数据选择器来选择所要的10分频、100分频和1000分频。74153的CBA接拨盘开关来对选频进行控制。当CBA输入001时74153输出的方波的频率是1Hz；当CBA输入010时74153输出的方波的频率是10Hz；当CBA输入011时74153输出的方波的频率是100Hz；74LS90是二-五-十进制计数器。该芯片无需额外的元器件就可实现十进制计数，计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。二、时基电路由两部分组成，第一部分为由石英晶体组成的多谐振荡器电路；第二部分为分频电路。1、石英晶体多谐振荡器电路石英晶体一种具有较高频率稳定性的选频器件，广泛用于通信、定时等频率要求高的场合，石英晶体的谐振频率由石英晶体的晶体方向和外形尺寸决定，具有极高的稳定性。由于频率计数器是一种需要频率稳定性高的器件，故此方案选用石英晶体多谐振荡器。如图（2-3-1）所示100HZ—9999HZ闸门时间10ms；1KHZ—100KHZ闸门时间1ms取c=10uf(1F（法）=10^3mF（毫法）=10^6uF（微法）=10^9nF（纳法）=10^12pF（皮法）所以：1uF（微法）=10^3nF（纳法）=10^6pF（皮法）最基本的关系)图2-3-1矩形周期的振荡周期为T≈1.4RfC当取Rf=1kΩ，C=100pF～100μF时，则该电路的振荡频率则在几赫到几兆赫的频率范围内变化。在此选C=10nf的电容及固有频率为10kHZ的石英晶体。2、分频电路振荡器产生10khz的脉冲，闸门时间为1s0.1s1ms10ms选用4518x4作为分频电路。4518为双BCD加计数器，由两个相同的同步4级计数器构成，计数器级为D型触发器，具有内部可交换CP和EN线，用于在时钟上升沿或下降沿加计数，在单个运算中，EN输入保持高电平，且在CP上升沿进位，CR线为高电平时清零。计数器在脉动模式可级联，通过将Q³连接至下一计数器的EN输入端可实现级联，同时后者的CP输入保持低电平。分频电路如图（2-3-2）所示图2-3-2分频电路四、控制电路控制电路需要控制几个模块。包括计数电路，锁存电路，和译码显示电路。通过产生控制信号控制所要控制的模块，同时会产生清零信号和锁存信号，使显示器显示的测量结果稳定。1、计数电路采用4个74LS90二-五-十进制计数器，该芯片无需额外的元器件就可实现十进制计数，所以首选。计数器依次从个位开始计数，向上为发出进位信号而是高位开始计数。2、锁存电路在确定的时间内（1s）,计数器的计数结果必须经锁定后才能获得稳定的显示值.锁存器的作用通过触发脉冲控制.将测得的数据寄存起来,送显示译码器.锁存器可以采用8位并行输入寄存器.为使数据稳定,采用边沿触发方式的器件.选用2个8位锁存器74LS374完成上述功能.当锁存信号CP的正跳变来到时,锁存的输出等于输入,从而将计数器的输出值送到锁存器的输出端,.高电平结束后,无论D是何值,输出端状态保持不变,所在计数期间内,计数器的输出不会送到译码显示器。3、译码电路采用BCD8421集成共阴七段数码管译码器74LS48。译码显示器的作用是把用BCD码表示的十进制数转化成能驱动数码管正常显示的段信号,从而获得数字显示.选取显示译码器时其输出方式必须与数码管相比配。控制电路如