篮球赛计时器设计报告

4-0-篮球赛计时器设计1、设计目的综合运用数字电子技术相关知识设计具有指定用途的数字电路，学会由分立器件与集成电路组成电子电路的方法。2、设计任务设计一种篮球赛计时器电路，主要技术指标与要求：（1）篮球比赛上下半场四节制,每节12min，要求能随时暂停,启动后继续计时，一节比赛结束后应可清零。（2）按篮球比赛规则,进攻方有24s为倒计时。要求进攻方得到发球权后，必须在24s内完成一次进攻，否则将球权判给对方，因此需要一个具有24s的倒计时功能。（3）“分”、“秒”显示用LED数码管，应配用相应译码器。（4）用按钮开关控制计时器的启动/暂停。（5）24s计时时间到、每节结束和全场结束能自动音响提示。3、设计要求（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图；（2）选择常用的电器元件（说明电器元件选择的过程和依据）；（3）对设计的电路进行仿真，验证各性能指标；（4）按照规范要求，按时提交课程设计报告，并完成答辩。4、参考资料（1）李立主编.电工学实验指导.北京：高等教育出版社，2005（2）高吉祥主编.电子技术基础实验与课程设计.北京:电子工业出版社，2004（3）谢云等编著.现代电子技术实践课程指导.北京:机械工业出版社，20034-1-篮球赛计时器设计报告目录一．设计任务和要求.................................(2)1.设计任务2.设计要求二．设计方案的选择与论证.........................(3)1.总体的设计思路2.方案的比较与论证3.方案可行性分析4.方案的选择三．电路设计分析与计算.............................(7)1.主要芯片的功能介绍2.秒脉冲发生器的设计3.12分倒计时器的设计4.24秒倒计时器的设计5.译码电路和显示器的设计6.节次电路的设计7.报警提示音电路的设计8.总体电路的设计四．总结及心得....................................(20)五．附录..........................................（22)六．参考文献......................................(23)4-2-一．设计任务和要求1.设计任务设计一种篮球赛计时器电路，主要技术指标与要求：（1）篮球比赛上下半场四节制，每节12min，要求能随时暂停，启动后继续计时，一节比赛结束后应可清零。（2）按篮球比赛规则，进攻方有24s为倒计时。要求进攻方得到发球权后，必须在24s内完成一次进攻，否则将球权判给对方，因此需要一个具有24s的倒计时功能。（3）“分”、“秒”显示用LED数码管，应配用相应译码器。（4）用按钮开关控制计时器的启动/暂停。（5）24s计时时间到、每节结束和全场结束能自动音响提示。2．设计要求（1）合理的设计硬件电路，说明工作原理及设计过程，画出相关的电路原理图；（2）选择常用的电器元件（说明电器元件选择的过程和依据）；（3）对设计的电路进行仿真，验证各性能指标；（4）按照规范要求，按时提交课程设计报告，并完成答辩。4-3-二．设计方案的选择与论证1.总体的设计思路篮球比赛计时器的主要功能包括：12分钟倒计时、进攻方24秒倒计时计时暂停，重新开启和结束警报提示。该计时系统由以下五个电路模块组成：（1）秒脉冲的产生：这部分电路用于产生周期为1秒的脉冲信号，为了截图方便利用555多谐振荡器完成，由于555多谐振荡器不稳定，所以实际电路要用晶振产生秒脉冲。（2）12分钟倒计时：这部分电路完成12分钟倒计时的功能，比赛准备开始时，屏幕上显示12：00字样。当比赛开始时，倒计时从12：00开始逐秒递减到00：00。这一模块主要利用双向计数器74LS192的减计数功能来实现。（3）攻方24秒倒计时：这部分电路与12分钟倒计时功能类似，当比赛准备开始时，屏幕上显示24秒字样，当比赛开始后，倒计时从24逐秒倒数到00。这一模块主要也是利用双向计数器74LS192来实现。（4）节数记次：四个LED分别表示四场节次，根据比赛场次的转换，用适当的方法使这四个LED依次自动指示四场节次。（5）警报提示：当两个计数器中任一个计时到零时，BO端出现低电平。通过一个非门作用于蜂鸣器，起到报警作用。2.方案的比较与论证（1）方案一系统框图如图1所示:4-4-图1：方案一的系统框图工作原理简述：倒计时功能主要是利用192计数芯片来实现，同时利用反馈和置数实现进制的转换，以适合分和秒的不同需要。由于该系统特殊的需要，到各计时器到零时，通过停止控制电路使计数器停止计数并用LED发出警报。而节次计数是通过12分钟的重置来实现的。接通电源后，场外裁判将计时器开关拨到置数状态，锁存器处于禁止状态，计时显示器显示12:00和24数字。主裁判抛球时，计时开始，若双方有暂停或犯规，裁判暂停计时，此时计数被锁存，暂停结束，计数继续。此外，24秒进攻时间到时，报警提示响起，转而进入下一个24秒进攻阶段，每小节时间结束时，报警同样响起，节数增加一。（2）方案二系统框图如图2所示：报警提示装置秒脉冲发生器计数器计数器译码驱动译码驱动12分钟显示24秒显示控制电路4-5-图2：方案二的系统框图工作原理简述：接通电源后，场外裁判拨到单节置数状态，使的显示屏上显示12:00和24的字样，当主裁抛球，比赛开始，同时计时开始，12分和24秒倒计时，如果在比赛当中有犯规或其他情况需要暂停，裁判按下“暂停”按钮，时间被锁存器锁存，等罚完球或者情况处理完后，按下按钮，24秒清零，计时继续。如果在比赛当中出现进攻时间超过24秒。此时警报响起，如果比赛时间少于24秒，则以比赛时间为准，忽略进攻时间。一旦12分钟计时结束，同样报警提示。当下一节比赛开始，比赛节数就加一，直到四节比赛结束。3.方案可行性分析：对于方案一不可行，因为缺少几个重要的计时器的功能；报警声电路和提示音电路不能用一个电路实现，报警电路是由蜂鸣器和一个非门组成的，提示音电路是由发光二极管构成的，至于置数功能，不能将24秒进攻时间结束后很好的置回到24秒。12分钟译码器12分钟计数器比赛时间显示24秒计数器24秒译码器进攻时间显示报警喇叭555多谐振荡器控制电路12-6-对于方案二可行，是在方案一的基础之上进行修改和完善的。实现报警电路和提示音电路分开，以达到各自的工作状态；本电路采用的是报警提示音电路，使计数器的功能更加独立完善，彼此不会产生干扰。另外，更加具有操作性。4.方案的选择比较方案一和方案二可以看出，方案二比方案一更加可靠，而且使用到的元器件也都是我们所常用到的一些元件比如：555，CD4511、74LS192以及开关、电容、电阻、各种门电路等一些我们所学过，用过的基本器件；从操作行和可行性上说方案二思路清晰，成品的使用方便等优势；从自身的势力上来说，方案二略显复杂一些，但由于本次设计是第一次将数字电子电和模拟电子运用于实际的电路设计中，我们尚未完全的掌握这2门知识，对电路还不能达到最优化的设计，所以综合各个方面的因素，我选择了方案二作为本次课题的主要研究对象，本文也将注重介绍方案二的设计方法。但对于方案二而言实际电路要用晶振产生秒脉冲，因为用555多谐振荡器产生的秒脉冲不稳定，但为了实现仿真截图所以我使用了555多谐振荡器产生秒脉冲。12-7-三．电路设计分析与计算1.主要芯片的功能介绍（1）计数器74LS192Multisim中计数器74LS192元件符号如图3.8.1.1。192的清除端是异步的，当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能。192的预置是异步的。当置入控制端（LOAD）为低电平时，不管时钟CP的状态如何，输出端（Q0～Q3）即可预置成与数据输入端（D0～D3）相一致的状态。192的计数是同步的，靠UP、DN同时加在4个触发器上而实现。在UP、DN作用下Q0～Q3同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用UP或DOWN，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（CO）输出一个低电平脉冲，其宽度为UP低电平部分的低电平脉冲；当计数下溢出时，借位输出端（BO）输出一个低电平脉冲，其宽度为DOWN低电平部分的低电平脉冲。当把CO和BO分别连接后一级的DOWN和UP，即可进行级联。74ls192的元件符号（2）BCD码七段译码器CD451112-8-如下图所示，该图为BCD码七段译驱动器及数码显示器。.A、B、C、D为BCD码输入端QA、QB、QC、QD、QE、QF、QG为译码输出端,输出“1”有效,用来驱动共阴极LED数码管。当有输入信号输入时，对应的输出端输出高电平“1”，此时数码显示器相对应的端脚接受到信号，从而使对应的灯管亮起，显示对应的数字。LT为测试输入端,LT=”0”时,译码输出全为”1”。BI为消隐输入端,BI=”0”时,译码输出全为”0”，即七段显示器处于消隐状态。LE为锁定端，LE=“1”时译码器处于锁定状态，译码输出保持在LE=0时的数值，LE=0时正常译码。CD4511的元件符号12-9-A7B1C2D6LE5BI4LT3a13b12c11d10e9f15g14VDD16GND8U?CD4511BCNCD4511的引脚图（3）555时钟芯片如图所示，555电路由电阻分压器、电压比较器、基本RS触发器、放电管和输出缓冲器5个部分组成。它的各个引脚功能如下：1脚：GND(或Vss)外接电源负端VSS或接地，一般情况下接地。8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.5～16V，CMOS型时基电路VCC的范围为3～18V。一般用5V。|3脚：OUT（或Vo）输出端。2脚：TR低触发端。6脚：TH高触发端。4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01μF电容接地，以防引入干扰。7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5kΩ的等值电阻串联而成。电阻分压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果12-10-作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc、1/3Vcc。555的元件符(4)D触发器芯片D触发器工作原理：主从JK触发器是在CP脉冲高电平期间接收信号，如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器产生与逻辑功能表不符合的错误状态。边沿触发器的电路结构可使触发器在CP脉冲有效触发沿到来前一瞬间接收信号，在有效触发沿到来后产生状态转换，这种电路结构的触发器大大提高了抗干扰能力和电路工作的可靠性。下面以维持阻塞D触发器为例介绍边沿触发器的工作原理。维持阻塞式边沿D触发器的逻辑图如图3所示，逻辑符号如图4所示，元件符号如图5所示。该触发器由六个与非门组成，其中12-11-G1、G2构成基本RS触发器，G3、G4组成时钟控制电路，G5、G6组成数据输入电路。和分别是直接置0和直接置1端，有效电平为低电平。分析工作原理时，设和均为高电平，不影响电路的工作。电路工作过程如下图3：D触发器的逻辑图图4：D触发器的逻辑符号图5：D触发器的元件符号①CP=0时，与非门G3和G4封锁，其输出为1，触发器