时序逻辑电路课后答案

第六章时序逻辑电路【题】分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。1J1KCLKCl1J1KCl1J1KClFF1FF2FF3Q1Q2Q3Y图P6.3【解】驱动方程:11323131233J=K=QJ=K=QJ=QQ;K=Q输出方程:3YQ将驱动方程带入JK触发器的特性方程后得到状态方程为:n+11313131n12121221n+13321QQQQQQQQQQQQQQQQQQ电路能自启动。状态转换图如图【题】分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图。A为输入逻辑变量。00000101011010101110011110010101Q3Q2Q1Y图A6.31DCl1DClCLKFF1FF2AYQ1Q2图P6.5【解】驱动方程:1221212()DAQDAQQAQQ输出方程:21YAQQ将驱动方程带入JK触发器的特性方程后得到状态方程为:n+112n+1212()QAQQAQQ电路的状态转换图如图000111100101010000000011图A6.5Q2Q1YA【题】分析图时序电路的逻辑功能，画出电路的状态转换图，检查电路能否自启动，说明电路能否自启动。说明电路实现的功能。A为输入变量。1J1KCl1J1KCl1CLKAYFF1FF2Q1Q2图P6.6【解】驱动方程:112211JKJKAQ输出方程:1212YAQQAQQ将驱动方程带入JK触发器的特性方程后得到状态方程为:n+111n+1212QQQAQQ电路状态转换图如图。A＝0时作二进制加法计数，A＝1时作二进制减法计数。110100100110010000010011图A6.6Q2Q1YA【题】分析图时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。1J1KCLKCl11J1KCl1J1KCl1J1KClQ0Q1Q2Q3YFF1FF0FF2FF3图P6.7【解】驱动方程:001023102032013012301;;;JKJQQQKQJQQKQQJQQQKQ输出方程:0123YQQQQ将驱动方程带入JK触发器的特性方程后得到状态方程为:*00*1012301*2023012*3012303()Q()QQQQQQQQQQQQQQQQQQQQQQ设初态Q1Q3Q2Q1Q0=0000，由状态方程可得：输出Q3Q2Q1Q0Q3*Q2*Q1*Q0*Y000010011000100000001000010001100100010000110010101000011001010011101100100001110100110000101001010101110100110000110110111000111001010111111100初态次态状态转换表****3210QQQQ状态转换图如图。电路能自启动1001100001110110010101000001001000110000111011111010101111011100Q3Q2Q1Q0Y0000000001000000图A6.7【题】试画出用4片74LS194组成16位双向移位寄存器的逻辑图。74LS194的功能表见表。【解】见图并行数据输入并行数据输出左移串行输出右移串行输入左移串行输入右移串行输出S1S074LS194D1RD0D1D2D3DILQ0Q3RDCPQ2Q1S1S074LS194D1RD0D1D2D3DILQ0Q3RDCPQ2Q1S1S074LS194D1RD0D1D2D3DILQ0Q3RDCPQ2Q1S1S074LS194D1RD0D1D2D3DILQ0Q3RDCPQ2Q1S1S0RDCP图A6.9【题】在图电路中，若两个移位寄存器中的原是数据分别为A3A2A1A0=1001,B3B2B1B0=0011，试问经过4个CLK信号作用以后两个寄存器中数据如何这个电路完成什么功能1DCl1DCl1DCl1DCl∑CICO1DCl1DCl1DCl1DCl1DClSA3A2A1A0B3B2B1B0CLK图P6.10【解】经过4个时钟信号后，两个寄存器里的数据分别为A3A2A1A0＝1100，B3B2B1B0＝0000。这是一个4位串行加法器电路。CL的初始值设为0。【题】在图计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表。CPET74160D0D1D2D3Q0Q3RDCQ2Q1EPLD1&01CLK计数输入Y进位输出1图P6.11CLK【解】图电路为七进制计数器。【题】在图计数器电路，画出电路的状态转换图，说明这是多少进制的计数器。十六进制计数器74LS161的功能表所示CPET74LS161D0D1D2D3Q0Q3CQ2Q1EPLDCLK1Y1进位输出计数输入图P6.12CLKRD【解】电路的状态转换图如图。这是一个十进制计数器。1011000000010010001101000101011001111000101010011111111011011100Q3Q2Q1Q0C100000000111111图A6.12【题】试用4位同步二进制计数器74LS161接成十二进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表【解】见图CPET74LS161D0D1D2D3Q0Q3RDCQ2Q1EPLDCP1&0000Y1进位输出计数输入图A5.10【题】试分析图的计数器在M＝1和M＝0时各为几进制。74160的功能表见表。ET74LS160D0D1D2D3Q0Q3CQ2Q1EPLDCLK1Y1进位输出计数输入图A6.13MRDCLK【解】M＝1时为六进制计数器，M＝0时为八进制计数器。【题】图电路时可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。74LS161的功能表见表。CPET74LS161D0D1D2D3Q0Q3RDCQ2Q1EPLDCLK1Y1进位输出计数输入A图P6.15CLK【解】A＝1时为十二进制计数器，A＝0时为十进制计数器。【题】设计一个可控进制的计数器，当输入控制变量M＝0时工作在五进制，M＝时工作在十五进制。请标出计数输入端和进位输出端。【解】见图。CPET74LS161D0D1D2D3Q0Q3RDCQ2Q1EPLDCLK1Y1进位输出计数输入M图P6.16CLK【题】分析图给出的计数器电路，画出电路的状态转换图，说明这是几进制计数器。74LS290的电路见图。74LS290CP0CP1Q0Q3Q2Q1R01R02S91S92Y进位输出CLK计数输入图P6.17【解】这是一个七进制计数器。电路的状态转换图如图所示。其中3210QQQQ的0110、0111、1110、1111四个状态为过渡状态。00000001001000110100010101110110Q3Q2Q1Q0Y0000001001100011101110101110111001111111101111图A6.1700【题】试分析图计数器电路的分频比（即Y与CLK的频率之比）。74LS161的功能表见表。ET74LS161(1)D0D1D2D3Q0Q3RDCQ2Q1EPLDCLKY进位输出计数输入ET74LS161(2)D0D1D2D3Q0Q3RDCQ2Q1EPLD101图P6.18CLKCLK【解】第（1）级74LS161接成了七进制计数器，第（2）级74LS161接成了九进制计数器，两级串接79＝63进制计数器。故Y的频率与CLK的频率之比为1：63。【题】图电路是由两片同步十进制计数器74160组成的计数器，试分析这是多少进制的计数器，两片之间是几进制。74160的功能表见表。ET74LS160(1)D0D1D2D3Q0Q3RDCQ2Q1EPLDCLKY进位输出计数输入ET74LS160(2)D0D1D2D3Q0Q3RDCQ2Q1EPLD11图P6.19CLKCLK【解】第（1）片74160接成十进制计数器，第（2）片74160接成了三进制计数器。第（1）片到第（2）片之间为十进制，两片串接组成三十进制计数器。【题】分析图给出的电路，说明这是多少进制的计数器，两片之间是多少进制。74LS161的功能表见表。ET74LS161(1)D0D1D2D3Q0Q3RDCQ2Q1EPLDCLKY进位输出计数输入ET74LS161(2)D0D1D2D3Q0Q3RDCQ2Q1EPLD1图P6.20CLKCLK【解】在出现DL＝0信号以前，两片74LS161均按十六进制计数。即第（1）片到第(2)片为十六进制。当第（1）片计为2，第（2）片计为5时产生DL＝0信号，总的进制为516＋2＋1＝83故为八十三进制计数器。【题】用同步十进制计数器芯片74160设计一个三百六十五进制的计数器。要求各位间为十进制关系。允许附加必要的门电路。74160的功能表见表。【解】见图CLK计数输入ET74160(1)D0D1D2D3Q0Q3RDCQ2Q1EPLDET74160(2)D0D1D2D3Q0Q3RDCQ2Q1EPLDET74160(3)D0D1D2D3Q0Q3RDCQ2Q1EPLD1Y进位输出图A6.22CLKCLKCLK个位十位百位【题】设计一个数字钟电路，要求能用七段数码管显示从0时0分0秒到23时59分59秒之间的任一时刻。【解】电路接法可如图所示。计数器由六片74160组成。第（1）、（2）两片接成六十进制的“秒计数器”，第（1）片为十进制，第（2）片为六进制。第（3）、（4）片为接成六十进制的“分计数器”，接法与“秒计数器”相同。第（5）、第（6）片用整体复位法接成二十四进制计数器，作为“时计数器”。显示译码器由六片7448组成，每片7448用于驱动一只共阴极的数码管BS201A。【题】图所示电路是用二——十进制优先编码器74LS147和同步十进制计数器74160组成的可控分频器，试说明当输入控制信号A、B、C、D、E、F、G、H、I分别为低电平时由Y端输出的脉冲频率各为多少。已知CP端输入脉冲的频率为10KHz。74LS147的功能表如表所示，74160的功能表见表。Y1Y2-Y3Y074LS147I2I1I9I8I7I6I5I4I3CPET74160D0D1D2D3Q0Q3RDCQ2Q1EPLD1CLKABCDEFGHIY1图P6.24【解】由图可见，计数器74160工作在可预置数状态，每当计数器的进位输出C＝1时（即3210QQQQ＝1001时），在下一个CP上升沿到达时置入编码器74LS147的输出状态Y3Y2Y1Y0.00000001Q3Q2Q1Q000100011100101001000011101100101A=0图A6.24再从图给出的74160的状态转换图可知，当A＝0时74LS147的输出为3210YYYY＝1110，74160的数据输入端D3D2D1D0=0001，则状态转换顺序将如图中所示，即成为九进制计数器。输出脉冲Y的频率为CLK频率的1/9。依次类推便可得到下表：接入电平的输入端ABCDEFGHI/yCPff1/91/81/71/61/51/41/31/20()yZfkH250【题】试用同步十进制可逆计数器74LS190和二——十进制优先编码器74LS147设计一个工作在减法计数器状态的可控分频器。要求在控制信号A、B、C、D、E、F、G、H分别为1试分频比对应为1/2、1/3、1/4、1/5、1/6、1/7、1/8、1/9。74LS190的逻辑图见图。它的功能表如表。可以附加必要的门电路。【解】可用CP0作为LD信号。因为在CP上升沿使3210QQQQ＝0000以后，在这个CP的低电平期间CP0将给出一个负脉冲。但由于74LS190的LD＝0信号是异步置数信号