搜索
1系统芯片（SoC）设计2目标与要求•目标–复习VLSI系统导论的知识–介绍SoC设计的基本方法和技术–建立架构SoC芯片的基本能力•要求–具有计算机体系结构的背景知识–对数字电路有一定了解3什么是SoC逻辑单元Analog静态RAMCPU内核PAD4课时安排周次内容1集成电路历史与发展趋势，设计指标2CMOS反相器性能的定性分析及优化设计，CMOS组合逻辑门设计3CMOS时序逻辑门设计，同步时序电路4存储单元，低功耗设计5芯片规划和设计6电子系统设计，系统总线15课时安排周次内容7系统总线18中断控制器IP和外部存储器控制器IP设计9DMAC控制器IP的设计，IP介绍10嵌入式微处理器111嵌入式微处理器212芯片验证6课时安排周次内容13系统定义和计算模型14总复习7其它•主讲–王学香:wxx@seu.edu.cn•考核方式–闭卷考试•参考书–数字集成电路——电路、系统与设计（第二版）•致谢–本课件参考了多位国内外老师的相关课件，在此感谢这些做出贡献的老师们8集成电路历史与发展趋势9为什么要设计集成电路？•分为两个问题–为什么要使用电子系统？–为什么用集成电路构建电子系统？•以计算机的发展为例–从机械到电子–从电子管到晶体管–从晶体管到集成电路10第一台计算机(1832)•Babbage•差分引擎•25000个零部件•3位10进制计算•花费：£1747011第一台电子计算机(1946)•ENIAC•17468个电子管•6000个开关•可做到每秒5000个数的加法运算12第一个晶体管(1947)•WilliamShockley,WalterBrittain&JohnBardeen(贝尔实验室)•锗材料•1956NoblePrize电子管统治了20世纪的前半部分:体积大、价格昂贵、功耗大、稳定性差现在，这一切改变了！13晶体管计算机TX-0(MIT,1953)Transistor(Manchester,1955)14第一块集成电路(1958)•JackKilby(TI)•5个器件•锗材料•2000NoblePrize集成电路：在一个半导体材料上做了多个电子元器件，用互联线把它们连接起来，成为一个电子器件。15第一块商用集成电路(1961)•Fairchild（仙童）•1bit存储器•4个晶体管和5个电阻•小规模集成电路的时代开始了•Fairchild被认为是硅谷人才摇篮16处理器的诞生(1971)•Intel4004•2300个晶体管•第一个单芯片计算机•标志着大规模集成电路时代的开始•10um工艺•4位数据位宽•108KHz主频17使用IC来构建电子系统•电子系统的构建–从电子管开始，然后让电子管小型化–晶体管替代电子管，然后让晶体管小型化–元器件越来越便宜，但是•再便宜也要成本•整个系统的成本和复杂度相关•集成电路的出现–让电路的制造变得像印照片一样容易•元器件可并行制造•成本和元器件个数无直接关系18集成电路的优点•集成的特性有利于–减小体积–提高速度–降低功耗•集成降低了制造成本–几乎不存在组装的成本19处理器继续发展•1974,Intel8080–第一颗通用微处理器–8位数据宽度,4500个晶体管•1979,Motorola68000–最强大的16位微处理器之一–68000个晶体管–大规模IC时代的标志性产品•1981,HPFocusChip–早期的32位处理器–450,000个晶体管–超大规模集成电路(VLSI)时代来临20Pentium4(2001)•0.18um工艺•1.4~2GHz主频•L2缓存:256KB•总线速度:400MHz•晶体管数:4200万•功耗:44-55W•典型应用:PC21IntelCore2(2006)•2.9亿个晶体管•3GHz主频•65nmCMOS工艺•面积143mm222VLSI发展带来的变化•Cray-1:世界上最快的计算机(1976-1982)–64Mb存储器(50nscycletime)–40Kb寄存器(6nscycletime)–1百万门(4/5inputNAND)–80MHz主频–功耗115kW•In90nm工艺(2005)–64Mb=9mm2–40Kb寄存器=0.13mm2–1百万个NAND4gates=4mm2–3.5mmx3.5mm芯片面积,和指甲大小接近CRAY-123微处理器路线图(Intel)YearChipLTransistors1971400410µm2.3K197480806µm4.5K197680883µm29K1982802861.5µm134K1985803861.5µm275K1989804860.8µm1.2M1993Pentium®0.8µm3.1M1995Pentium®Pro0.6µm15.5M1999MobilePII0.25µm27.4M2001Pentium®40.18µm42M2002Pentium®4(N)0.13µm55M2007年，晶体管诞生60周年之际,Intel发布45nm工艺的Penryn微处理器,拥有8.2亿个晶体管。24VLSI的发展趋势•晶体管–更小,更快,更低功耗,更便宜•几十年前，GordonMoore已经预见了这种趋势，并成功做出了预测。25摩尔定律•1965,GordonMoore预测单个芯片上的晶体管数目每18~24个月会增加一倍GordonMooreIntelCo-Founder&ChairmanEmeritus16151413121110987654321019591960196119621963196419651966196719681969197019711972197319741975LOG2OFTHENUMBEROFCOMPONENTSPERINTEGRATEDFUNCTION26晶体管数目27工作频率282000年预测的功耗真是如此？29实际功耗30功率密度功率密度的升高，导致散热成本大大增加31散热不好有何结果？图片来自摩尔定律能维持多久？•历史证明了摩尔定律是正确的•它会失效吗？–物理限制:65nm工艺下，SiO2的厚度大概是5个原子直径大小–经济限制:技术的发展需要金钱支撑•摩尔在2007年说，“摩尔定律”还可以继续保持10年，但之后就很难了。33摩尔定律的影响•新一代的制造工艺是原来的0.7倍•新一代的芯片可集成原来2倍的功能，而芯片面积却没有明显增加•同样功能的芯片，成本降低一半•但新的挑战也随之而来……34设计复杂度•集成了越来越多的晶体管，难以用传统的手工方法来设计和处理•解决方法：–CAD工具–层次化设计–设计复用35功耗和噪声•功耗变大，散热成为不得不考虑的问题•电路复杂以后，产生噪声和互相干扰•解决方法:–更好的物理设计36连线面积•器件多了以后，互连线也随之增加，连线占用了大量的硅片面积•解决方法:–增加更多的连线层–使用CAD工具进行三维布线37互连线延时•互连线变长，连线上的延时增加，成为限制电路性能的主要因素之一•解决方法:–使用铜材料做互连–在物理上优化连线的长度，增加驱动能力，优化驱动器38设计能力39设计方法•如何设计功能越来越多的电路?•芯片的规模每两年增加一倍，但设计工程师的数量并没有每两年增加一倍•所以，我们需要高效的设计方法–用层次化抽象的方法来设计电路40VLSI不同层次的抽象设计规范(whatthechipdoes,inputs/outputs)架构majorresources,connections功能logicblocks,FSMs,connections电路transistors,parasitics,connections版图masklayers,polygons逻辑gates,flip-flops,latches,connections41芯片的层次n+n+SGD+物理器件晶体管电路门电路功能模块芯片42Futureofscaling43不同设备的分类44Moremooreandmorethanmoore45Morethanmoore•随着线宽越来越小，制造成本在成指数的上升；•随着线宽接近纳米尺度时，支配半导体的物理基础理论也越来越超越宏观的理论，而需要微观的量子理论，芯片的漏电也越来越大。•一直驱动半导体行业的摩尔定律在经济和物理极限的作用下，不能再有效的引领这个行业的发展。•目前互联网，泛在网络接入的发展，人们越来越多的关注超越摩尔定律或后摩尔时代。作为最现代化，最为精细化，最为技术密集的半导体行业怎样驱动人类工业文明的发展？•也许：多层硅多功能芯片封装，作为sensor的MEMS和化合物半导体将引领半导体新的发展，这意味着技术上不再单纯依靠CMOS，而进入模拟技术（analog），射频技术（RF），传感及作动（sensorandactuator）综合时代，即开始芯片级系统时代system-on-chip。46Review（1）•摩尔定律–1965,GordonMoore预测单个芯片上的晶体管数目每18~24个月会增加一倍•实际上–单个芯片上的晶体管数目每两年增加一倍–工作频率每两年提高一倍，现在已放慢了速度–功耗曾经每两年提高不止一倍，现在已不再增加•因为功率密度的增加会导致散热成本大大增加。47Review（2）•摩尔定律所带来的挑战–物理限制:65nm工艺下，SiO2的厚度大概是5个原子直径大小–设计越来越复杂，不能用传统的手工方法来设计–功耗变大，散热成为不得不考虑的问题–电路复杂以后，产生噪声和互相干扰–器件多了以后，互连线也随之增加，连线占用了大量的硅片面积–互连线变长，连线上的延时增加，成为限制电路性能的主要因素之一–芯片的规模每两年增加一倍，但设计工程师的数量并没有每两年增加一倍