ARM体系架构解析

第二章ARM技术概述ARM概述ARM体系结构Thumb技术介绍一、ARM概述ARM是什么？AdvancedRISCMachines一个公司的名字——英国知识产权核（IP）设计公司一类微处理器的通称一种技术的名字（ARM微处理器核）ARM微处理器的应用领域及特点ARM处理器市场覆盖率最高、发展趋势广阔基于ARM技术的32位微处理器，市场的占有率目前已达到80%。绝大多数IC制造商都推出了自己的ARM结构芯片。我国的中兴集成电路、大唐电讯、中芯国际和上海华虹，以及国外的一些公司如德州仪器、意法半导体、Philips、Intel、Samsung等都推出了自己设计的基于ARM核的处理器。应用一：工业控制领域作为32的RISC架构，基于ARM核的微控制器芯片不但占据了高端微控制器市场的大部分市场份额，同时也逐渐向低端微控制器应用领域扩展，ARM微控制器的低功耗、高性价比，向传统的8位/16位微控制器提出了挑战。应用二：无线通讯领域目前已有超过85%的无线通讯设备采用了ARM技术，ARM以其高性能和低成本，在该领域的地位日益巩固。应用三：网络设备随着宽带技术的推广，采用ARM技术的ADSL芯片正逐步获得竞争优势。此外，ARM在语音及视频处理上进行了优化，并获得广泛支持，也对DSP的应用领域提出了挑战。应用四：消费类电子产品ARM技术在目前流行的数字音频播放器、数字机顶盒和游戏机中得到广泛采用。应用五：成像和安全产品现在流行的数码相机和打印机中绝大部分采用ARM技术。手机中的32位SIM智能卡也采用了ARM技术。ARM处理器的使用量ARM处理器的特点:1、体积小、低功耗、低成本、高性能；2、支持Thumb（16位）/ARM（32位）双指令集，能很好的兼容8位/16位器件；3、大量使用寄存器，指令执行速度更快；4、大多数数据操作都在寄存器中完成；5、寻址方式灵活简单，执行效率高；6、指令长度固定；几个重要概念：冯·诺依曼体系结构模型指令寄存器控制器数据通道输入输出中央处理器存储器程序指令0指令1指令2指令3指令4数据数据0数据1数据2总线指令的执行周期T1）取指令（InstructionFetch)：TF2）指令译码（InstructionDecode）：TD3）执行指令（InstructionExecute）：TE4）存储（Storage）：TS每条指令的执行周期：T=TF+TD+TE+TS冯·诺依曼体系的特点1）数据与指令都存储在同一存储区中，取指令与取数据利用同一数据总线。2）被早期大多数计算机所采用3）ARM7——冯诺依曼体系结构简单,但速度较慢。取指不能同时取数据哈佛体系结构模型指令寄存器控制器数据通道输入输出中央处理器程序存储器指令0指令1指令2数据存储器数据0数据1数据2总线总线哈佛体系结构的特点1）程序存储器与数据存储器分开.2）提供了较大的存储器带宽，各自有自己的总线。3）适合于数字信号处理.4）大多数DSP都是哈佛结构.5）ARM9是哈佛结构6）取指和取数在同一周期进行，提高速度，改进哈佛体系结构分成三个存储区：程序、数据、程序和数据共用。CISC：复杂指令集（ComplexInstructionSetComputer）具有大量的指令和寻址方式8/2原则：80%的程序只使用20%的指令大多数程序只使用少量的指令就能够运行。CISCCPU包含有丰富的单元电路，因而功能强、面积大、功耗大。RISC：精简指令集（ReducedInstructionSetComputer)在通道中只包含最有用的指令,只提供简单的操作。确保数据通道快速执行每一条指令Load-store结构——处理器只处理寄存器中的数据，load-store指令用来完成数据在寄存器和外部存储器之间的传送。使CPU硬件结构设计变得更为简单，RISCCPU包含较少的单元电路，因而面积小、功耗低主要差别：寄存器RISC指令集拥有更多的通用寄存器，每个可以存放数据和地址，寄存器为所有的数据操作提供快速的存储访问。CISC指令集多用于特定目的的专用寄存器。LOAD–STORE结构RISC结构Cpu仅处理寄存器中的数据，采用独立的、专用的LOAD–STORE指令来完成数据在寄存器和外存之间的传送。（访存费时，处理和存储分开，可以反复的使用保存在寄存器中的数据，而避免多次访问外存）。CISC结构能直接处理存储器中的数据。流水线：是把一个重复的过程分解为若干个子过程，每个子过程可以与其他子过程同时进行。由于这种工作方式与工厂中的生产流水线十分相似，因此，把它称为流水线工作方式。处理器按照一系列步骤来执行每一条指令。典型的步骤为：1）从存储器读取指令（fetch）2）译码以鉴别它是哪一类指令（dec）3）从寄存器组取得所需的操作数（reg）4）将操作数进行组合以得到结果或存储器地址（exe）5）如果需要，则访问存储器存取数据（mem）6）将结果回写到寄存器组（res）流水线技术三级流水线技术流水线技术ARM9TDMI流水线技术InstructionFetchShift+ALUMemoryAccessRegWriteRegReadRegDecodeFETCHDECODEEXECUTEMEMORYWRITEARM9TDMIARMorThumbInstDecodeRegSelectRegReadShiftALURegWriteThumbARMdecompressARMdecodeInstructionFetchFETCHDECODEEXECUTEARM7TDMIARM存储器以8位为一个单元存储数据(一个字节)，每个存储单元分配一个存储地址。ARM将存储器看作是从零地址开始的字节的线性组合。作为32位的微处理器，ARM体系结构所支持的最大寻址空间为4GB（232字节）。从零字节到三字节放置第一个存储的字数据，从第四个字节到第七个字节放置第二个存储的字数据，依次排列。32位的字数据要使用4个地址单元，16位半数据要使用2个地址单元。这样，就存在一个所存储的字或半字数据的排列顺序问题。ARM体系结构可以用两种方法存储字数据，称为大端格式和小端格式。ARM存储格式大端格式(big-endian)：字数据的高字节存储在低地址中，而字数据的低字节则存放在高地址中。小端格式(low-endian)：与大端存储格式相反。低地址中存放的是字数据的低字节，高地址存放的是字数据的高字节。缺省设置为小端格式。ARM存储格式ARM存储格式大端的数据存放格式小端的数据存放格式低地址高地址地址A地址A+1地址A+2地址A+3worda=0xf6734bcdf6734bcd低地址高地址地址A地址A+1地址A+2地址A+3f6734bcd二、ARM体系结构ARM系列产品表示ARM926EJ-SFamilynumber7:ARM79:ARM910:ARM1011:ARM11Memorysystem2:Cache,MMU,ProcessID4:Cache,MPU6:Writebuffer,nocacheMemorysize0:Cachesize(4-128KB)2:Reducedcachesize6:TCMSynthesizableExtensionsE:DSPextensionJ:JazelleextensionT:Thumbsupport…标志含义说明T支持Thumb指令集Thumb指令集版本1：ARMv4TThumb指令集版本2：ARMv5TThumb-2：ARMv6TD片上调试使处理器能够停止，以响应调试请求M支持长乘法32位乘32位得到64位，32位的乘加得到64位IEmbeddedICE提供片上断点和调试点EDSP指令增加了DSP算法处理器指令：16位乘加指令，饱和的带符号数的加减法，双字数据操作，cache预取指令JJava加速器Jazelle提高java代码的运行速度S可综合提供VHDL或Verilog语言设计文件ARM处理器的分类基于指令集体系结构的分类v1，v2，v5，v5TEJ，v6等基于处理器内核的分类ARM7，ARM9，ARM10，ARM11，StrongARM，XScale等ARM体系结构版本􀁹􀁹ARM架构自诞生至今,已经发生了很大的演变,至今已定义的版本有：􀁹􀁹V1版架构􀁹􀁹V2版架构􀁹􀁹V3版架构􀁹􀁹V4版架构􀁹􀁹V5版架构V6版架构V1版架构􀁹􀁹该版架构只在原型机ARM1出现过,其基本性能：基本的数据处理指令(无乘法)字节、半字和字的LOAD/STORE指令转移指令，包括子程序调用及链接指令软件中断指令寻址空间：64M字节(26)V2版架构􀁹􀁹该版架构对V1版进行了扩展,如ARM2架构,增加了以下功能：乘法和乘加指令支持协处理器操作指令快速中断模式SWP/SWPB基本存储器与寄存器交换指令寻址空间：64M字节V3版架构把寻址空间增至32位(4G字节),增加了当前程序状态寄存器CPSR和程序状态保存寄存器SPSR以便于异常的处理。增加了中止和未定义二种处理器模式。ARM6就采用该版架构。指令集变化如下：增加了MRS/MSR指令,以访问新增的CPSR/SPSR寄存器增加了从异常处理返回的指令功能。V4版架构􀁹􀁹V4版架构是目前应用最广的ARM体系结构,对V3版架构进行了进一步扩充,有的还引进了16位的Thumb指令集,使ARM使用更加灵活。ARM7、ARM8、ARM9和StrongARM都采用该版架构。指令集中增加了以下功能：有符号、无符号的半字和有符号字节的Load/Store指令。增加了16位Thumb指令集完善了软件中断SWI指令的功能增加了处理器的特权模式。V5版架构􀁹􀁹这是最近几年推出ARM架构,在V4版基本上增加了一些新的指令,ARM10和XScale都采用该版架构,这些新增指令有：带有链接和交换的转移BLX指令计数前导零CLZ指令BKPT软件断点指令增加了信号处理指令为协处理器增加更多可选择的指令v6版架构2001年发布的适合使用电池供电的便携式设备增加了SIMD功能扩展，提高了嵌入式应用系统的音频、视频处理能力。首先在2002年发布的ARM11处理器中使用ARM处理器内核系列：ARM7FamilyUnifiedCache内存管理流水线级别ThumbDSPJazelleARM7TDMI无无3有无无ARM7TDMI-S无无3有无无ARM710T/720T8kMMU3有无无ARM740T8k或4kProtectionUnit3有无无ARM7EJ-S无无3有有有ARM9FamilyCache内存管理流水线级别ThumbDSPJazelleARM9TDMI无无5有无无ARM920T16K/16kMMU5有无无ARM922T8k/8kMMU5有无无ARM940T4k/4kProtectionUnit5有无无ARM10FamilyARM10EJ-S无无6有有有ARM1026EJ-S0,4-128k/0,4-128kMMU6有有有Cache内存管理流水线级别ThumbDSPJazelleARM10E无无6有有无ARM1020E32k/32kMMU6有有无ARM1022E16k/16kMMU6有有无ARM10TDMI无无6有无无ARM1020T32k/32kMMU6有无无ARM11FamilyCache内存管理流水线级别ThumbDSPJazelle浮点运算ARM1136J-S4-64kMMU8有有有无ARM1136JF-S4-64kMMU8有有有有ARM1156T2-S可配置9Thumb-2有无无ARM1156T2F-S可配置9Thumb-2有无有指令集体系结构（ISA）ThumbDSPJazelleMediaTrustZoneThumb-2v4StrongARMv4T*ARM7T,ARM9v