搜索
April3,20071ADC基础知识*本文档仅作为参考，不可作为设计依据。April3,20072潘明富昌电子/技术方案经理联系电话：86-755-83410276邮箱：simon.pan@future.caApril3,2007。3什么是ADC？混合信号器件9模拟信号输入9数字信号输出可看作除法器使用9输出：输入在VREF中所占部分是多少？9输出=2n*G*AIN/VREF¾n=输出位数(分辨率)¾G=增益系数(通常为1)¾AIN=模拟输入电压(或电流)¾VREF(IREF)=基准电压(或电流)April3,2007。4ADC做了些什么？对于一个3-bitADC，有8种可能的输出编码。在本例中，如果输入电压为5.5V，参考电压为8V，则输出为101。更多的为数可以有更好的精度和更小的步长。较低的基准电压可以得到较小的步长，但要付出噪音的代价。April3,2007。5昀低有效位(LSB)与昀高有效位(MSB)0110010…0加权昀低有效位2(n-?)第7个昀高有效位2(n-7)第6个昀高有效位2(n-6)第5个昀高有效位2(n-5)第4个昀高有效位2(n-4)第3个昀高有效位2(n-3)第2个昀高有效位2(n-2)昀高有效位2(n-1)一个8位ADC的位权重MSBLSBB7B6B5B4B3B2B1B01286432168421April3,2007。6LSB值取决于ADC的基准电压与精度LSB=VREF/2nVREF精度1LSB1.00V83.9062mV1.00V12244.14uV2.00V87.8125mV2.00V101.9531mV2.00V12488.28uV2.048V102.0000mV2.048V12500.00uV4.00V815.625mV4.00V103.9062mV4.00V12976.56uV不同精度与基准电压的LSB值April3,2007。7量化误差April3,2007。8增加½LSB偏移April3,2007。9失调误差(零刻度失调误差)失调误差可以表示成满刻度电压的百分比、电压值或LSB。April3,2007。10满刻度(失调)误差在一个理想的ADC中，输出代码变到满度刚好发生在当输入电压等于G*VREF*(2n-1.5)/2n。在一个真实的ADC中，产生这个转变的满刻度模拟输入电压与理想值有一定的差异。满刻度误差可以用LSB、电压或者满刻度电压的百分比来表示。昀高失调是满刻度误差的另一种类型，定义为正向基准电压和输入电压的差值，输入电压指的是引起输出代码转换到满刻度加1.5LSB，或者VFS。EOT=VFT+1.5LSB-VREF=VFS-VREFApril3,2007。11增益误差(满刻度增益误差)增益误差，或者满刻度增益误差，是指对传输函数的理想曲线的偏离。它等同于满刻度误差减去了失调误差。如果我们转移实际的传输曲线使得零度失调误差变为零，实际和理想之间转换的差别对满刻度信号来说就是增益误差。满刻度误差可以用LSB数来度量，或者用理想满刻度电压的百分比来表示。April3,2007。12线性–DNL(DLE)及INL(ILE)DNL–微分非线性DLE–微分非线性误差INL–积分非线性ILE–积分非线性误差¾DNL和DLE位同一概念，两者描述的均为步长之间的误差，是指代码之间的小幅误差。¾INL和ILE为同一概念，两者描述的均为传输函数中的弓形误差，这指的是整个传输函数的大幅误差。April3,2007。13DNLIdealActualMissingCode(100)Vref=2.0V在理想的转换器中，代码带代码转变点之间刚好相差1LSB。理想的1LSB和输出代码转变之间在昀差情形下世纪输入电压变化之间的差别称为微分非线性(DNL)。DNL表明了距离模拟输入信号的理想1LSB步长值的偏差，他与代码到代码增量相对应。作为一种静态参数，DNL与动态参数SNR相关。但无法从DNL性能来预测抗噪音性能，只能说随着DNL偏离零点越来越远，SNR会变得越来越差。April3,2007。14缺失编码当没有价值的输入电压产生了一个给定的输出编码，此时讨论的编码不会在输出中出现，编码在传输函数中消失了，就被认为是缺失编码。April3,2007。15INL(ILE)Actual“Straight”LineIdealStraightLineVref=2.0V积分非线性(INL)也被称为积分线性误差(ILE)和线性误差(LE)，他描述了与理想ADC的线性传输曲线的偏离。它是对传输函数直线度的测量，且会大于微分非线性。INL不包含量化误差、失调误差或者增益误差。INL误差的大小和分布将决定转换器的积分线性。INL是静态参数，并且与总谐波失真(动态参数)相关。然而，失真性能并不能从INL性能中预测到，除非当INL偏离零点的时候THD趋向变得更差。April3,2007。16“端点”与“昀优适应”的INL测量“端点”INL测量表示昀差情况的INL“昀优适应”INL测量提供昀可能的INL规格有两种方法来测量积分非线性(INL)：昀优适应和端点方法。昀优适应方法的一个优点是用户可以调节他的电路以实现低的INL参数，获得更佳的整体性能。但问题在于每块电路板都必须调节对每个单独的转换器指导获得昀小的INL参数，这是很费时的，也是昂贵的，不具可行性。昀优适应方法只适用于对动态应用，该类应用不太关心失调和增益误差，除非失调和增益误差非常大，对于某些应用它能很好地预测总谐波失真性能。端点测量方法让用户如果简单地调整两个端点，就能得到预测到昀坏情况下的INL。因此端点方法适用于大多数ADC的应用。在直流应用方面的ADC应该采用端点方法来测量INL，对于动态应用的ADC来说采用任何方法来测量INL参数并没有区别。April3,2007。17总不可调整误差总不可调整误差(TUE)是一个综合的参数，包含了线性误差、增益误差和失调。它是对理想情况下器件性能的昀坏情况偏离。TUE是一个静态参数。你不会在所有的产品中发现这个参数的；只有当整体误差参数小于1或者2LSB时，该参数才有意义。所以一般不会在精度高于8-Bit的转换器的数据手册里找到该参数。如果总不可调整误差远大于其他的误差参数，对每一个误差个别包含在单独数据表内是较合理的。否则，±1/2LSB线性和±3LSB满度误差的器件可能被简单地归为一个“3LSB”部分，用户可能不知道在需要线性而不是满刻度精确性的应用场合该器件具有极佳的性能。April3,2007。18SNR–信噪比信噪比(SNR)是输出信号幅度与输出噪音的比值，不包括谐波或直流分量。按照时钟频率的一半来求噪音电平的积分。随着频率增加，SNR通常会变差，这是因为ADC内部的比较器的精确度在较高输入压摆率(slewrate)时会变差。精确度的损失是以ADC输出端噪音的形式出现。在ADC中，噪音来自四个源头：9量化噪音，9转换器本身产生的噪音，9应用电路噪音，以及9抖动。April3,2007。19THD–总谐波失真April3,2007。20SINAD–信号与噪音加失真比由于它把所有不需要的分量与输入频率做比较，因此它是ADC动态性能的一个总体衡量标准。既然SINAD包含了SNR和THD并且它们具有一样的权重，当SNR和–THD相同的时候场SINAD可能出现昀大值。然而，先进的ADC可以有很低的失真；假设系统反应是适当，SNR永不能非常接近–THD，及SINAD倾向于加大至或极接近满幅。现今ADC的THD效能很好，在不同的输入电平中所出现的效能都是没有改变的，故SNR决定了SINAD，而SNR的效能并没有THD那么好，以致SINAD紧随SNR。April3,2007。21ENOB–EffectiveNumberofBitsENOB的意义在于它表明了ADC的SINAD值等同于其有效位数(ENOB)。有效位数(或称有效比特数量，即ENOB)是一种有助于量化动态性能的参数。ENOB的意思是说，转换器表现得就仿佛是分辨率为ENOB、理论上完美的转换器。理想(完美)的ADC绝对不失真，并且它表现出的唯一噪音是量化噪音，因此SNR等于SINAD。由于我们知道理想ADC的SINAD是(6.02n+1.76)dB，因此我们可以用ENOB来替换n并计算：ENOB随频率的增加和随着输入电平的下降而下降，由于同样的原因，THD和SNR性能随着频率增加而下降，随着输入电平增加而提高。请记住，ENOB取决于SINAD，而SINAD又和THD和SNR相关。April3,2007。22SFDR–无杂散信号动态范围无杂散动态范围(SFDR)是输出信号的期望值与输入中不存在的昀高振幅输出频率分量幅值之间的差额，单位是dB。April3,2007。23输入动态范围动态范围为可分辨的昀大与昀小信号之比。不要与非杂散动态范围(SFDR)相混淆。精度(Bits)动态范围(Bit)636.0848.11060.21272.21484.31696.318108.420120.4April3,2007。24IMD–互调失真任何复杂信号都同时包含在几个频率下的若干分量。转换器的转移函数中的非线性不仅会导致纯音调的失真，还会导致两个或更多信号频率进行交互并产生互调积。发生这种情况时，其结果被称作互调失真(IMD)。IMD可以表示为互调积中的功率与原始输入频率之一中的功率的比率。某些应用，尤其是那些与射频信号处理有关的应用，对互调积的敏感度比对其它情况的敏感度更高。April3,2007。25噪音及失真的一般来源电源旁路不足VA-VDR电源去耦不足9VDR(或DRVD)是输出驱动电源产生噪音的元器件及调节电路输出/输入耦合量化噪音时钟噪音April3,2007。26电源旁路不足噪音通过电源进入指定的电源抑制比(PSRR)为直流测量值交流电源抑制比直流电源抑制比更差交流电源抑制比随频率变化而劣化¾数字电路一般会在数字电源线上导致很多噪音。如果用于模拟器件和/或混合信号器件的电源同时也是用于数字元件的电源，那么这些噪音会通过这些模拟器件和混合信号器件的供电引脚进入其中。在这些模拟元件和混合信号元件表现出良好电源抑制的范围内，这不会对它们造成影响。然而，电源抑制比(PSRR)随着频率增加而下降。而且，数据表上表示的PSRR通常是指带两个不同的稳定直流供电电压情况下，单一参数（如偏移电压）中的差额。这并没有说明电源上的高频噪音被元件抑制的程度有多大。April3,2007。27VA-VDR电源去耦不足ADC输出的为数字信号ADC的电源电流为尖脉冲¾ADC的数字输出激励器提供了相当快的边缘速率(升降时间)。在输出数据必须从逻辑低转向逻辑高时，这导致输出激励器在上升时间非常快的情况下，提取不同数量的动态供电电流来给输出端上的任何电容充电。如果模拟电路没有从ADC输出激励器去偶的话，由上述情况在输出激励器电源上引入的噪音就会对这些模拟电路产生干扰。April3,2007。28产生噪音的元器件/电路常见的ADC输入信号调整产生噪音的放大器9放大器噪音是一种明显的噪音源，但事实上是很难找到一种放大器，其抗噪音性能不会把系统抗噪音性能退化到高精度ADC(12-bit或更高)可能达到的程度之下。在选择信号调节电路中的放大器和缓冲器时，就需要非常仔细。电阻器9我们经常把电阻器看作是有噪音的器件，但是，如果我们选择的是阻值低到刚好够用的电阻器，就可以把噪音保持在不影响系统性能的程度上。高频耦合9在某些元件周围和不必要的区域内部发生的高频能量的电容耦合可能会带来问题，因此在进行PCB布局时要小心。其中部分元件应尽可能保持信号路径的线性。电阻器组9电阻器组可以使安装或插入的元件数量达到昀少，并且很好匹配。然而，小封装意味着各个电阻器之间的电容相当大，有可能导致不必要的高频耦合。这些器件在数字电路中能够正常工作，但是在模拟电路中会遇到一些问题。例如