搜索
©2001Altera®Corporation1QuartusII用户指南用户指南用户指南用户指南©2001Altera®Corporation2生产设计描述设计编译功能确认延时确认器件编程在线确认设计修改设计输入设计输入设计输入设计输入命令行模式脚本©2001Altera®Corporation3设计输入设计输入设计输入设计输入!多种设计输入方法–QuartusII•原理图式图形设计输入•文本编辑–AHDL,VHDL,Verilog•内存编辑–Hex,Mif–第三方工具•EDIF•HDL•VQM–或采用一些别的方法去优化和提高输入的灵活性:•混合设计格式•利用LPM和宏功能模块来加速设计输入©2001Altera®Corporation4QuartusII内存编辑QuartusII文本编辑QuartusII模块编辑顶层文件.bdf.gdf顶层文件的扩展名可以是：bdf,.tdf,.vhd,.vhdl,.v,.vlg,.edifor.edf.bsf.vhdBlock文件Symbol文件Text文件Text文件.vText文件从第三方工具输入Exemplar,Synopsys,Synplicity,etc...由QuartusII产生VHDL原理图原理图原理图原理图原理图原理图原理图原理图.tdfText文件AHDLVerilog.edf.edifText文件.v,.vlg,.vhd,.vhdl,vqmMegaWizard®Manager设计输入文件设计输入文件设计输入文件设计输入文件©2001Altera®Corporation5图表和原理图编辑器图表和原理图编辑器图表和原理图编辑器图表和原理图编辑器该编辑器既可以编辑图表模块，又可以编辑原理图!图表模块编辑是主要的顶层设计的主要方法!原理图编辑是传统的设计输入方法!用户可以利用加入QuartusII提供的LPMs，宏功能等涵数以及用户自己的库涵数来设计!提供“智能”的模块链接和映射©2001Altera®Corporation6图表模块图表模块图表模块图表模块–设计流程设计流程设计流程设计流程!产生一个新的模块设计文件–画出图表模块或输入设计单元符号–输入接口和参数信息–连接各个设计单元(利用单连线，总线等)!保存设计–文件的后缀名为.bdf!顶层模块可以是用户产生的HDL文件或图形编辑文件!从顶层设计可以产生设计单元，头文件，或转化成Verilog/VHDL文件©2001Altera®Corporation7新建一个新新建一个新新建一个新新建一个新的文件的文件的文件的文件选择模块选择模块选择模块选择模块/原理图文档原理图文档原理图文档原理图文档模块编辑器模块编辑器模块编辑器模块编辑器–产生一个新的文件产生一个新的文件产生一个新的文件产生一个新的文件!产生一个新的图表模块/原理图文件菜单:FileNewBlock/Schematicdocument©2001Altera®Corporation8点击工具栏中的点击工具栏中的点击工具栏中的点击工具栏中的“模模模模块块块块”来画一个图表来画一个图表来画一个图表来画一个图表右键点击模块。选择右键点击模块。选择右键点击模块。选择右键点击模块。选择属性，从弹出的对话属性，从弹出的对话属性，从弹出的对话属性，从弹出的对话框中输入端口信息。框中输入端口信息。框中输入端口信息。框中输入端口信息。模块编辑器模块编辑器模块编辑器模块编辑器-设计模块设计模块设计模块设计模块!从工具栏中产生模块和输入端口©2001Altera®Corporation9映射映射映射映射连接连接连接连接模块编辑器模块编辑器模块编辑器模块编辑器-“智能智能智能智能”连接连接连接连接!QuartusII有“智能”模块连接和映射–如果连接不同模块时，两边端口的名字相同的话就不用标注出来–一个管道可以连接模块之间所有的普通I/O©2001Altera®Corporation10模块编辑器模块编辑器模块编辑器模块编辑器-产生设计文件产生设计文件产生设计文件产生设计文件!给模块定义并产生HDL或图形设计文件右键点击，右键点击，右键点击，右键点击，弹出对话框弹出对话框弹出对话框弹出对话框从菜单中选从菜单中选从菜单中选从菜单中选择产生设计择产生设计择产生设计择产生设计文件文件文件文件选择格式选择格式选择格式选择格式AHDL,VHDL,Verilog，，，，Graphic©2001Altera®Corporation11综合工具综合工具综合工具综合工具LeonardoSpectrum*DesignCompilerFPGACompilerIIStandard*&AlteraEdition*FPGAExpress*SynplicitySynplify*仿真工具仿真工具仿真工具仿真工具•ModelSim*•ModelSimOEM*•CadenceVerilog-XL•InnovedaBLAST•PrimeTime*•SynopsysVCS•SynopsysVSS支持的第三方工具支持的第三方工具支持的第三方工具支持的第三方工具注意注意注意注意*表示支持内部链接表示支持内部链接表示支持内部链接表示支持内部链接©2001Altera®Corporation12QuartusII驱动流程驱动流程驱动流程驱动流程ProjectEDAToolSettings...当选择内部链接的当选择内部链接的当选择内部链接的当选择内部链接的EDA工具，会自动产工具，会自动产工具，会自动产工具，会自动产生生生生ATOM网表，并且会自动选择数据格网表，并且会自动选择数据格网表，并且会自动选择数据格网表，并且会自动选择数据格式式式式QuartusII驱动流程驱动流程驱动流程驱动流程©2001Altera®Corporation13EDA驱动流程驱动流程驱动流程驱动流程EDA工具驱动工具驱动工具驱动工具驱动QuartusII©2001Altera®Corporation14文件驱动流程文件驱动流程文件驱动流程文件驱动流程:非内部链接非内部链接非内部链接非内部链接如果用一个非内部链接的EDA工具产生VHDL,Verilog,EDIF文件,就需要阐明.lmf文件来给定文件格式可以是可以是可以是可以是EDIF,VHDL,orVerilog选择库涵数映射文选择库涵数映射文选择库涵数映射文选择库涵数映射文件件件件(lmf)菜单菜单菜单菜单ProjectEDAToolSettings...选择自定义选择自定义选择自定义选择自定义选择设置选择设置选择设置选择设置...©2001Altera®Corporation15新建项目指南新建项目指南新建项目指南新建项目指南1.打开新建项目指南打开新建项目指南打开新建项目指南打开新建项目指南3.项目名称，可以是任何名字。项目名称，可以是任何名字。项目名称，可以是任何名字。项目名称，可以是任何名字。推荐使用和顶层设计名相同的名字推荐使用和顶层设计名相同的名字推荐使用和顶层设计名相同的名字推荐使用和顶层设计名相同的名字.2.选择工作目录选择工作目录选择工作目录选择工作目录4.顶层设计顶层设计顶层设计顶层设计.名字必须和顶层文件名字相同名字必须和顶层文件名字相同名字必须和顶层文件名字相同名字必须和顶层文件名字相同©2001Altera®Corporation165.加入设计文件加入设计文件加入设计文件加入设计文件-Graphic(.BDF,.GDF)-AHDL-VHDL-Verilog-EDIF注意注意注意注意:•并不是该项目的目录下的所有文件都要并不是该项目的目录下的所有文件都要并不是该项目的目录下的所有文件都要并不是该项目的目录下的所有文件都要被加入被加入被加入被加入•假如顶层设计和顶层文件的名字不一样假如顶层设计和顶层文件的名字不一样假如顶层设计和顶层文件的名字不一样假如顶层设计和顶层文件的名字不一样的话，一定要加入顶层文件的名字的话，一定要加入顶层文件的名字的话，一定要加入顶层文件的名字的话，一定要加入顶层文件的名字6.D加入用户自己定义的库涵数加入用户自己定义的库涵数加入用户自己定义的库涵数加入用户自己定义的库涵数的路径和文件名的路径和文件名的路径和文件名的路径和文件名新建项目指南新建项目指南新建项目指南新建项目指南©2001Altera®Corporation176(继续继续继续继续.)加入用户定义的库涵数加入用户定义的库涵数加入用户定义的库涵数加入用户定义的库涵数的目录和文件名的目录和文件名的目录和文件名的目录和文件名•用户定义的库涵数用户定义的库涵数用户定义的库涵数用户定义的库涵数(例如例如例如例如.MegaWizard功能功能功能功能)•MegaCore®/AMPPSM库库库库•预编译预编译预编译预编译VHDL文件文件文件文件流览并找到文件，流览并找到文件，流览并找到文件，流览并找到文件，然后再加入然后再加入然后再加入然后再加入新建项目指南新建项目指南新建项目指南新建项目指南©2001Altera®Corporation187.检查结果然后按检查结果然后按检查结果然后按检查结果然后按结束结束结束结束新建项目指南新建项目指南新建项目指南新建项目指南列出项目名和目列出项目名和目列出项目名和目列出项目名和目录名字录名字录名字录名字©2001Altera®Corporation19项目菜单项目菜单项目菜单项目菜单!编辑项目的设置t–增加/去除文件或库涵数!项目设置–HDL类型界面–第三方EDA工具设计流程–定时设置–版本控制注意注意注意注意:所有的项目设置中，除了项目名和顶层设计名不所有的项目设置中，除了项目名和顶层设计名不所有的项目设置中，除了项目名和顶层设计名不所有的项目设置中，除了项目名和顶层设计名不一样之外，其它的设置都保留上一个项目的设置一样之外，其它的设置都保留上一个项目的设置一样之外，其它的设置都保留上一个项目的设置一样之外，其它的设置都保留上一个项目的设置©2001Altera®Corporation20编辑项目设置编辑项目设置编辑项目设置编辑项目设置!改变项目的名字或顶层设计的名字点击点击点击点击Rename按钮按钮按钮按钮去改变项目的名字去改变项目的名字去改变项目的名字去改变项目的名字或顶层设计的名字或顶层设计的名字或顶层设计的名字或顶层设计的名字©2001Altera®Corporation21编辑项目设置编辑项目设置编辑项目设置编辑项目设置增加增加增加增加/去除项目文件去除项目文件去除项目文件去除项目文件增加增加增加增加-找到文件找到文件找到文件找到文件-增加增加增加增加去除去除去除去除-从列表中选择从列表中选择从列表中选择从列表中选择-去除去除去除去除打开项目基本设置对话框打开项目基本设置对话框打开项目基本设置对话框打开项目基本设置对话框©2001Altera®Corporation22QuartusII编译编译编译编译©2001Altera®Corporation23编译设置指南编译设置指南编译设置指南编译设置指南•网表输出或完全编译网表输出或完全编译网表输出或完全编译网表输出或完全编译?•优化速度或资源利用率优化速度或资源利用率优化速度或资源利用率优化速度或资源利用率?•削减接点名字削减接点名字削减接点名字削减接点名字?指定编译模快及设定名指定编译模快及设定名指定编译模快及设定名指定编译模快及设定名字字字字©2001Altera®Corporation24编译设置指南编译设置指南编译设置指南编译设置指南自动选择或给定器件自动选择或给定器件自动选择或给定器件自动选择或给定器件?选择一个器件选择一个器件选择一个器件选择一个器件•运行延时分析运行延时分析运行延时分析运行延时分析?•运行仿真运行仿真运行仿真运行仿真?©2001Altera®Corporation25!编译类型–只是综合并输出网表•编译设计文件，综合产生门级代码•编译器只运行到综合这步就停止了•编译器只产生估算的延时数值–完全的编译，包括编译，网表输出，综合，配置器件•编译器除了完成以