基于FPGA的信号发生器

基于FPGA的信号发生器设计论文-1-基于FPGA的信号发生器摘要本次设计课题为应用VHDL语言及MAX+PLUSII软件提供的原理图输入设计功能，结合电子线路的设计加以完成一个可应用于数字系统开发或实验时做输入脉冲信号或基准脉冲信号用的信号发生器，它具结构紧凑，性能稳定，设计结构灵活，方便进行多功能组合的特点，经济实用，成本低廉。具有产生三种基本波形脉冲信号（正弦波、矩形波和三角波），以及三次（及三次以下）谐波与基波的线性组合脉冲波形输出，且单脉冲输出脉宽及连续脉冲输出频率可调，范围从100HZ到1kHZ,步进为100HZ；幅度可调，从0到5伏，步进为0.1V。关键词：信号发生器，FPGA，EDA，VHDL语言。AbstractThedesignprojectfortheapplicationVHDLlanguageandMAX+PLUSIIsoftwareprovidestheprinciplediagraminputfunctiondesign,combinedwiththedesignoftheelectroniccircuittocompleteacanbeappliedtodigitalsystemdevelopmentorexperimentdoinputpulsesignalorreferencepulsesignalwithsignalgenerator,ithascompactstructure,stableperformance,designstructureagile,facilitatemulti-functioncombinationofcharacteristics,economicandpractical,thecostislow.Abilitytoproducethreebasicwavepulsesignal(sinewave,rectangularwaveandtriangularwave),andthreetimes(andthreetimesthefollowing)harmonicandbasewavelinearcombinationofthepulsewaveformoutput,andthesinglepulseoutputpulsewidthandcontinuouspulseoutputfrequencyadjustable,rangingfrom100hzto1KHZ,stepbystepfor100hz;Amplitudecanbeadjustedfrom0to5V,stepbystepto0.1V.Keywords：Signalgenerator,FPGA,EDA,VHDLlanguage.基于FPGA的信号发生器设计论文-2-1前言随着我国的经济日益增长，社会对电子产品的需求量也就越来越大，目前，我国的电子产品市场正在迅速的壮大，市场前景广阔。FPGA(FieldProgrammableGateArray,现场可编程门阵列)在现代数字电路设计中发挥着越来越重要的作用。FPGA/CPLD(ComplexProgrammableLogicDevice)所具有的静态可重复编程和动态在系统重构的特性，使得硬件的功能可以像软件一样通过编程来修改，这样就极大地提高了电子系统设计的灵活性和通用性，缩短了产品的上市时间并降低可电子系统的开发成本，且可以毫不夸张地讲，FPGA/CPLD能完成任何数字器件的功能，从简单的74电路到高性能的CPU。它的影响毫不亚于20世纪70年代单片机的发明和使用。现在随着电子技术的发展，产品的技术含量越来越高，使得芯片的复杂程度越来越高，人们对数万门乃至数百万门设计的需求也越来越多，特别是专用集成电路（ASIC）设计技术的日趋进步和完善，推动了数字系统设计的迅速发展。仅靠原理图输入方式已不能满足要求，采用硬件描述语言VHDL的设计方式应运而生，解决了传统用电路原理图设计大系统工程时的诸多不便，成为电子电路设计人员的最得力助手。设计工作从行为、功能级开始，并向着设计的高层次发展。这样就出现了第三代EDA系统，其特点是高层次设计的自动化。第三代EDA系统中除了引入硬件描述语言，还引入了行为综合工具和逻辑综合工具，采用较高的抽象层次进行设计，并按层次式方法进行管理，可大大提高处理复杂设计的能力，缩短设计周期，综合优化工具的采用使芯片的品质如面积、速度和功耗等获得了优化，因而第三代EDA系统迅速得到了推广应用。目前，最通用的硬件描述语言有VHDL和VerilogHDL两种，现在大多设计者都使用93年版标准的VHDL，并且通过了IEEE认定，成为世界范围内通用的数字系统设计标准。VHDL是一种新兴的程序设计语言，使用VHDL进行设计其性能总是比常规使用CPU或者MCU的程序设计语言在性能上要高好几个数量级。这就是说，在传统上使用软件语言的地方，VHDL语言作为一种新的实现方式会应用得越来越广泛。本课题设计是采用美国Altera公司的FLEX10K10器件，使用的是Altera公司的EDA软件平台Maxplus–II可编程逻辑器件开发软件。基于EDA工具的FPGA/CPLD的开发流程CPLD/FPGA器件的设计一般可分为设计输入、设计实现和编程三个设计步骤：1.设计输入方式主要由文本输入和图形输入两种，可根据需要选择，也可混合输入。EDA工具会自动检查语法；基于FPGA的信号发生器设计论文-3-2.设计实现阶段EDA工具对设计文件进行编译，进行逻辑综合、优化，并针对器件进行映射、布局、布线，产生相应的适配文件；3.编程阶段EDA软件将适配文件配置到相应的CPLD／FPGA器件中，使其能够实现预期的功能。信号发生器是数字设备运行工作中必不可少的一部分，没有良好的脉冲信号源，最终就会导致系统不能够正常工作，更不必谈什么实现其它功能了。不论是处于开发还是故障检修阶段，输出标准且性能优秀的信号发生器总是能够带来工作效率的大幅提升，使新产品有一个标准的信号源、损坏的系统得到正确校验，不会被一些故障所蒙蔽。在传统的信号发生器中，大都使用分立元件，而且体积庞大携带不便，且大部分只能输出一种脉冲信号波形。在设计领域，不管采用什么技术生产，生产的产品用在哪里，其产品设计的宗旨都是离不开以下几点：实用性高、成本低、可升级、功能完善可扩展等！使用专用的数字电路设计的信号发生器，设备成本高、使用复杂。基于以上考虑，在中小型数字电路的设计和测试中，迫切需要设计一种小型易用成本低廉的信号发生器。此课题的设计以小型经济，集成度高，性能稳定，使用方便为指导，在功能上力求完善实用，同时兼顾商业价值与应用价值的体现。基于FPGA的信号发生器设计论文42FPGA简介FPGA（Field－ProgrammableGateArray）即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。与传统们阵列和掩模可编程门阵列(MPGA)相比，FPGA具有很多的优点，传统门阵列可以用来设计任何电路，但是只能在工厂中一次性编程，而且还需要针对该电路的特定的掩模。FPGA是标准通用器件。使用其代替MPGA，可以将设计时间由几个月缩短至几小时，并且使设计更加简单，从而减少了错误修改和设计指标变更的花费。FPGA器件在结构上，由逻辑功能块排列为阵列，它的结构可以分为三个部分：可编程快CLB（ConfigurableLogicBlocks）、可编程I/O模块IOB（InputBlock）和可编程内部连线PI（ProgrammableInterconnect）。CLB在器件中排列为阵列，周围有环形内部连线，IOB分布在四周的管脚上。FPGA也存在缺点，FPGA中，每个可编程的点都有电阻和电容。电阻和电容的使用减慢了信号的传输速度，所以FPGA的速度比传统门阵列要低，而且，FPGA中互联延迟是不可预测的。FPGA的基本特点主要有：一、采用FPGA设计ASIC电路，用户不需要投片生产，就能得到合用的芯片。二、FPGA可做其它全定制或半定制ASIC电路的中试样片。三、FPGA内部有丰富的触发器和I／O引脚。四、FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。五、FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。使用FPGA时，可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采基于FPGA的信号发生器设计论文5用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。3VHDL&Verilog简介VHDL（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成电路硬件描述语言）是一种用来描述数字系统行为和结构的硬件描述语言，被广泛的运用于描述和仿真各种数字系统，小到几个门，大到许多复杂集成电路相连的系统。VHDL诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（TheInstituteofElectricalandElectronicsEngineers）的一种工业标准硬件描述语言。相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（ToptoDown）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的FPGA器件中去，从而实现可编程的专用集成电路（ASIC）的设计。Verilog也是一种流行的硬件描述语言，他是由工业界开发的，1984年，Verilog作为一种私用的硬件描述语言，由GatewayDesignAutomation公司给出，1988年，Synopsis公司为Verilog开发了综合工具。1995年，Verilog成为IEEE的一个标准。Verilog适合算法级，寄存器级，逻辑级，门级和版图级等各个层次的设计和描述。VHDL的语法是基于ADA语言的，而Verilog的语法是基于C语言的。由于是基于C语言，所以它更容易掌握，但是VHDL语言在设计和描述大型系统时具有突出优势。目前两种语言各占一半市场份额，两种语言都可以满足数字系统设计者的需求。本设计中采用VHDL语言进行设计。4设计工具简介本次设计是基于Altera公司的QuartusII软件。QuartusII是Altera公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescriptionLanguage）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。QuartusII支持Altera的IP核，包含了LPM/MegaFuction宏功能模块库，使用它，可以简化设计的复杂性，加快设计速度。QuartusII平台支持一个工作组环境下的设计要求，其基于FPGA的信号发生器设计论文6中包括支持基于Internet的协作设计。