数电习题3

1习题三【试题3-1】用74LS138设计一个能对32地址译码的译码电路。【解题方法指导】构成32地址译码系统需要用4片74LS138译码器。32地址对应5位二进制地址码A4A3A2A1A0，低三位地址A2A1A0为每一片译码器提供8个低位地址，高位地址A4A3作为译码器的使能信号。A4A3=00时，74138-1译码输出；A4A3=01时，74138-2译码输出；A4A3=10时，74138-3译码输出；A4A3=11时，74138-4译码输出。A4A3可以用2/4线译码器译码，为74138-1～74138-4提供使能信号。考虑到74138有多个使能端；可利用使能端本身的译码功能。由于74138只有一个高电平有效的使能端，所以A4中A3要有一个反相后接低电平有效的使能端，使A4A3=11时，74138-4译码输出。【解答】能实现32地址译码的译码系统之一如图3-53所示。图3-5374138实现32地址译码【试题3-2】用74138和74151组成图3-54所示16通道数据传输系统，可将任一输入通道的输入数据从任一输出通道输出。图3-54【解题方法指导】本题实质是将8通道数据选择器和8通道数据分配器扩展为16通道。八选一数选器74151只有一个使能端，所以要用一个反相器使两片74151分别使能。八通道数据分配器74138有三个使能端，一片74138用高电平使能，另一片74138则用低电平使能，剩余一个低电平使能端作为数据输入端。因为，低电平使能端作为数据输入端，输入输出数据同相，所以，74151用高电平输出有效的输出端Y。A2A1A0EN1EN2AEN2BY0Y7～74138-3A2A1A0EN1EN2AEN2BY0Y7～74138-4Y16～Y23Y24～Y31A2A1A0EN1EN2AEN2BY0Y7～74138-1A2A1A0EN1EN2AEN2BY0Y7～74138-2A1A2A0A31Y0～Y7Y8～Y15A41I0I15I1Y0Y1Y15……输入通道选择输出通道选择2【解答】能实现16通道数据传输系统之逻辑图如图3-55所示。图3-55【试题3-3】用一片74LS48实现三位十进制数动态扫描显示。【解题方法指导】图3-18中用三片7448实现三位十进制数动态扫描显示，选通信号ST作为灭灯输入BI。现只用一片显示译码器实现动态扫描显示，7段字符显示器需增加三极管开关来选通。ST1=1，个位7段显示器接通电源，此时输入个位BCD码，显示个位十进制数；ST2=1，十位7段显示器接通电源，此时输入十位BCD码，显示十位十进制数；ST3=1，百位7段显示器接通电源，此时输入百位BCD码，显示百位十进制数。【解答】用一片74LS48实现三位十进制数动态扫描显示之逻辑图如图3-56所示。图3-56【试题3-4】用四位数值比较器74LS85实现16位数值比较。【解题方法指导】实现16位数值比较可采用4片7485按图3-33的串联方式连接。这种串联扩展方式仅适用于低速应用，两16位数据输入后要经过四个比较器的平均传输时间，即4tpd，才能获得稳定的输出。采用并联连接方式可缩短总延迟时间，但需多用一片比较器。16位输入按四位一组比较有大于，小于和等于三种结果，YA＞BYA＜B=10，01和00分别表示这三种结果。将YA＞B和YA＜B作为7485-4的A和B，高四位输出作为A3和B3，低四位输出作为A0和B0。如此，16位数据经两级比较，只需的2tpd时间就能获得稳定输出。A2A1A0EN1EN2AEN2BY0Y774138Y1Y2Y3Y4Y5Y6B3B2B1B0I0Y0A2A1A0EN1EN2AEN2BY0Y774138Y1Y2Y3Y4Y5Y61A3A2A1A0A2A1A0D0D1D2D3D4D5D6D7ENYA2A1A0D0D1D2D3D4D5D6D7ENY≥1174151-174151-2I7I8I15Y7Y8Y15ST1ST2ST3DCBA1ST3ST2ST1LTRBIDCBA7448-271BIa～g3【解答】用五片74LS85实现16位数值并联比较的逻辑图如图3-57所示。图3-57并联方式实现的16位数值比较器【试题3-5】用74138和74151和少量与非门实现组合逻辑电路。当控制变量C2C1C0=000，F=0；C2C1C0=001，F=ABC；C2C1C0=010，F=A+B+C；C2C1C0=011，F=ABC；C2C1C0=100，F=CBA；C2C1C0=101，F=CBA；C2C1C0=110，F=AB+AC+BC；C2C1C0=111，F=1。【解题方法指导】在使能条件下74138的每一个输出都是对应最小项的非，在使能条件下74151的输出是对应输入数据。因此将控制变量C2C1C0数据选择器的数据选择信号，则输入数据为输出函数，这些函数由三线/八线译码器经与非门组合提供。【解答】D0=0，D1=ABC=7Y，D2=A+B+C=0Y，D3=ABC=7Y，D4=CBA=0Y,D5=CBA=1247YYYY，D6=AB+AC+BC=3567YYYY，D7=1。得逻辑图如图3-58所示。图3-58IA＞BIA=BIA＜BYA＞BYA=BYA＜BA3A2A1A0B3B2B1B07485-3A3A2A1A0B3B2B1B0001YA＞BYA=BYA＜BIA＞BIA=BIA＜BYA＞BYA=BYA＜BA3A2A1A0B3B2B1B07485-2A3A2A1A0B3B2B1B0001IA＞BIA=BIA＜BYA＞BYA=BYA＜BA3A2A1A0B3B2B1B07485-0A3A2A1A0B3B2B1B0001IA＞BIA=BIA＜BYA＞BYA=BYA＜BA3A2A1A0B3B2B1B07485-1A3A2A1A0B3B2B1B0001IA＞BIA=BIA＜BYA＞BYA=BYA＜BA3B3A2B2A1B1A0B07485-1001A2A1A074151D0D1D2D3D4D5D6D7ENY01FA2A1A0EN1EN2AEN2BY0Y774138Y1Y2Y3Y4Y5Y61ABC&&11C2C1C045习题【习题3-1】写出题图3-1所示电路的逻辑表达式，列出真值表并说明电路完成的逻辑功能。题图3-1【习题3-2】分析题图3-2所示逻辑电路，已知S1﹑S0为功能控制输入，A﹑B为输入信号，L为输出，求电路所具有的功能。题图3-2【习题3-3】由与非门构成的某表决电路如题图3-3所示。其中ABCD表示4个人，L=1时表示决议通过。（1）试分析电路，说明决议通过的情况有几种。（2）分析ABCD四个人中，谁的权利最大。题图3-3【习题3-4】试分析题图3-4所示电路的逻辑功能，并用最少的与非门实现。题图3-4=1=1=1G3G2G1G0B3B2B1B0ABS1S0L=1=1&=111≥1≥1≥1&&&ABCDLBAC&&&&DL6【习题3-5】分析题图3-5所示电路，写出输出函数F。题图3-5【习题3-6】题图3-6表示的组合逻辑电路，写出输出表达式F。题图3-6【习题3-7】设计以下3变量组合逻辑电路：（1）判奇电路。输入中有奇数个1时，输出为1，否则为0。（2）判偶电路。输入中有偶数个1时，输出为1，否则为0。（3）一致电路。输入变量取值相同时，输出为1，否则为0。（4）不一致电路。输入变量取值不一致时，输出为1，否则为0。（5）被3整除电路。输入代表的二进制数能被3整除时，输出为1，否则为0。（6）A,B,C多数表决电路。有2个或2个以上输入为1时，输出为1，否则为0。【习题3-8】试设计一个组合逻辑电路，其功能是将8421BCD码转换成2421BCD码。【习题3-9】三线排队的组合电路的框图如题图3-9所示。A、B、C为三路输入信号，F1、F2、F3为其对应的输出。电路在同一时间只允许通过一路信号，且优先的顺序为A，B，C。试分别写出F1、F2、F3的逻辑表达式。并用与非门实现框图内的三线排队电路。AF1BF2CF3题图3-9【习题3-10】试设计一个将余3码转换成8421BCD码的码制转换器电路。设输入变量为Y3Y2Y1Y0，输出变量为DCBA，写出电路的逻辑表达式。【习题3-11】试设计一个8421BCD码的检码电路。要求当输入量ABCD≤2，或≥7时，电路输出L为高电平，否则为低电平。用与非门设计该电路，写出L的表达式。【习题3-12】一个组合逻辑电路有两个功能选择输入信号C1、C0，A、B作为其两个输入变量，F为电路的输出。当C1C0取不同组合时，电路实现如下功能：YX=1=1=1FA≥1FBCD71．C1C0=00时，F=A2．C1C0=01时，F=A⊕B3．C1C0=10时，F=AB4．C1C0=11时，F=A+B试用门电路设计符合上述要求的逻辑电路。【习题3-13】计算机房的上机控制电路的框图如题图3-13所示。图中X、Y为控制端，控制上午时的取值为01；控制下午时的取值为11；控制晚上时的取值为10。A、B、C为需要上机的三个学生，其上机的优先顺序为：上午为ABC;下午为BCA；晚上为CAB。.电路的输出F1、F2和F3为1时分别表示A、B和C能上机。试用与非门实现该电路图。写出用与非门实现该功能的逻辑表达式。题图3-13【习题3-14】一组合电路如用两级或非门构成，则其逻辑表达式应写成：A．与-或式；B．非-与式；C．或-非式；D．或-与式。【习题3-15】试分析题图3-15所示TTL器件组成的电路，填写真值表。题图3-15【习题3-16】试列出题图3-16所示TTL电路的输出真值表并写出输出函数。题图3-16【习题3-17】已知某组合电路的输入A、B、C和输出F的波形如下图所示，试写出F的最简与或表达式。AC11ENFQAENF+5VPD=1≥1BCFCBAABCF1F2F3XY8题图3-17【习题3-18】在题图3-18所示电路中，欲使Z端加入的正脉冲能同样出现在输出端，则WXY输入的逻辑值应为什么？若要反相输出又如何？题图3-18【习题3-19】为实现函数ACBAC)B,F(A,，电路中有几处多余输入端（a、b、c、d），请注明应加什么电平。题图3-19【习题3-20】已知图示电路及输入A、B的波形，试画出相应的输出波形F，不计门的延迟．题图3-20【习题3-21】8-3线优先编码器74148在下列输入情况下，确定芯片输出端的状态。（1）0I5，0I3，其余为1；（2）0EI，0I5，其余为1；（3）0EI，0I5，0I7，其余为1；（4）0EI，0I～7I全为0；F=1ZYXW(d)F(a)AC≥1≥1B(b)(c)FABFBA9（5）0EI，0I～7I全为1。【习题3-22】试用8-3线优先编码器74148连成64-6线的优先编码器。【习题3-23】仅用数据选择器（例如8选1MUX、4选1MUX）无法实现的逻辑功能是：A．数据延迟；B．数据并/串变换；C．数据选择；D．产生逻辑函数。【习题3-24】4-16线译码器74154接成如题图3-24所示电路。图中0S、1S为选通输入端，芯片译码时，0S、1S同时为0，芯片才被选通，实现译码操作。芯片输出端为低电平有效。（1）写出电路的输出函数F1(A,B,C,D)和F2(A,B,C,D)的表达式，当ABCD为何种取值时，函数F1=F2=1；（2）若要用CT1154芯片实现两个二位二进制数A1A0，B1B0的大小比较电路，即A＞B时，F1=1；A＜B时，F2=1。试画出其接线图。题图3-24【习题3-25】74138芯片构成的数据分配器电路和脉冲分配器电路如题图3-25所示。（1）图(a)电路中，数据从1EN端输入，分配器的输出端得到的是什么信号。（2）图(b)电路中，A2EN端加脉冲，芯片的输出端应得到什么信号。（a）(b)题图3-25【习题3-26】试用中规模器件设计一并行数据监测器，当输入4位二进码中，有奇数个1时，输出F1