4位乘法器的设计

-1-数字电子技术课程设计报告题目：4位乘法器的设计学年2009-2010学期2专业*****班级：***学号：******姓名：***指导教师：***8时间：2010年3月1日～2010年3月4日浙江万里学院电子信息学院-2-目录一、设计任务与要求…………………………………………3二、设计总体方案…………………………………………….3三、各单元模块电路的设计实施方案……………………….5四、结果分析…………………………………………………7五、体会和总结……………………………………………..10附录一、电路设计总图……………………………………….10附录二、主要芯片引脚图…………………………………….10-3-1、设计任务与要求试设计一4位二进制乘法器输入信号：4位被乘数A（A3A2A1A0），4位乘数B（B3B2B1B0），启动信号START。输出信号：8位乘积P（P7P6P5P4P3P2P1P0），结束信号END。当发出一个高电平的START信号以后，乘法器开始乘法运算，运算完成以后发出高电平的END信号。2、设计总体方案移向-加法器数混合乘法器实现框图如图所示，主体包括寄存序列、与逻辑和加法器等三部分。启动信号寄存序列与逻辑加法器积被乘数乘数清零信号通过实现框图看出其原理就是：被乘数与乘数进入寄存序列，然后通过与逻辑和加法器的运算后得到被乘数与乘数的乘积。其中启动信号用来启动乘法运算，而清零信号则为积存器和计数器的清零信号。可以确定乘法器的表达式为：BAIIBAIBAIIAIY222)2(移向-加法器树混合乘法器算法方案框图设计出的移向-加法器树混合乘法器框。MULENDP844ABSTART10111101×101100001011101111011001-4-移向-加法器数混合乘法结构框图从结构框图中可以看出：被乘数与4位二进制乘数的低二位通过寄存器相乘得到的6位的2进制数部分积，然后被乘数与4位二进制的高二位在通过寄存器阵列相乘后也得到了6位2进制数部分积。2个部分积通过加法器后得可以得到8位2进制乘积了。也就是说，乘法运算可分解为移位和相加两种子运算，而且是多种相加运算，所以是一个累加的过程。实现这一累加过程的方法是，把每次相加的结果用部分积P表示，若B中某一位iB=1，则部分积P右移1位后与A相加；若B中某一位iB=0，则部分积P右移1位后与0相加。通过四次移位和累加，最后得到的部分积就是A与B的乘积。前面的算法原理可以用如图所示的算法流程图来描述。乘法器的算法流程图被乘数乘数（低二位）寄存器阵列寄存器阵列加法器积482乘数被乘数（高二位）寄存器阵列寄存器阵列与66与42END=10i,0P输入A、Bii+1PP+A右移PNSTART=1？开始I=4?iB=1？YYYNN-5-3、各单元模块电路的设计实施方案3.1控制单元模块乘法器控制单元模块的逻辑框图如下图3-3所示，控制器的功能是接收来自寄存器B的移位输出信号Bi和计算器输出信号4i，发出0,1,0,1,,,CACBCBCSCSCLRCC等控制信号，其中0,1CBCB为寄存器B的置数和移位信号，CLR为寄存器S和计数器的清零信号，CC为计数器控制信号。乘法器控制逻辑框图利用图形输入法将乘法器原理图输入，得到如图所示的乘法器控制单元的顶层原理图。starti4biclkEnddclrcacb1cb0cs1cs0ccmulconinst17乘法器顶层原理图控制器MULCON4iCLRCACC0CS0CB1CBENDSTARTiB-6-3．2数据处理单元模块设计数据处理单元的依据是逻辑框图中规定的各部件的功能以及相互的连接关系。设计的目标是选定实现这些功能的逻辑器件，确定他们的连接关系，确定从控制单元的控制信号及反馈给控制单元的条件信息。设计出来的数据处理单元模块逻辑框图所示。图中，寄存器A，B分别存放被乘数A，乘数B，寄存器S用于存放加法器输出的结果。在运算过程中，寄存器S和寄存器B还用于存放部分积P，因此，寄存器S和寄存器B应具有右移功能，以实现部分积的右移。寄存器B的移位输出信号Bi送至控制器。并行加法器ADDER用于实现4位二进制加法运算。计算器CNT用于控制累加和移位次数。当计算值等于4时，计算器的输出信号4i变为高电平。数据处理单元逻辑框图根据逻辑框图画出了顶层原理图如下所示。LD寄存器A加法器ADDERDDERSH/LDLD寄存器SCR寄存S计数器CNTCRSH/LDSRD寄存器B乘数BiB积P5444444被乘数A-7-乘法器数据处理模块顶层原理图具体采用电路级这种方式来实现，根据数据处理单元的逻辑框图得出了其结构框图：A3A2A1A0CPccCB0B0CB1B1CAB2CLRB3CS0CS1i4P3P2P4P1P5P0P6P7Block2inst乘法器处理模块结构框图4、结果分析4.1系统总图与时序仿真将3大模块用QuartusII软件结合起来得到下图的整个数字乘法器的顶层原-8-理图。乘法器顶层原理图乘数为9，被乘数为9时乘法器仿真结果当乘数为9，被乘数为9时，当ENDD信号为高电平时得到其乘积为51H（对应十进制数为81）。可见乘法器运算结果正确。PIN脚-9-实际做出来(9*9=81)-10-5、体会和总结一周的课程设计结束了，通过这一周的学习我感觉有很大的收获，对我们而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。这次实习必将成为我人生旅途上一个非常美好的回忆！通过这次课程设计使我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够牢固。这次课程设计终于顺利完成了，在设计中遇到了很多专业知识问题，最后在老师的辛勤指导下，终于游逆而解。同时，在老师的身上我们学也到很多实用的知识，在次我们表示感谢！同时，对给过我帮助的所有同学和指导老师再次表示忠心的感谢！附录一：电路设计总图附录二主要芯片引脚