搜索
计算机组成原理课程设计报告班级：物联网1301班姓名：石杰元学号：20133717完成时间：2016/1/10一、课程设计目的1．在实验机上设计实现机器指令及对应的微指令（微程序）并验证，从而进一步掌握微程序设计控制器的基本方法并了解指令系统与硬件结构的对应关系；2．通过控制器的微程序设计，综合理解计算机组成原理课程的核心知识并进一步建立整机系统的概念；3．培养综合实践及独立分析、解决问题的能力。二、课程设计的任务针对COP2000实验仪，从详细了解该模型机的指令/微指令系统入手，以实现乘法和除法运算功能为应用目标，在COP2000的集成开发环境下，设计全新的指令系统并编写对应的微程序；之后编写实现乘法和除法的程序进行设计的验证。三、课程设计使用的设备（环境）1．硬件COP2000实验仪PC机2．软件COP2000仿真软件四、课程设计的具体内容（步骤）1．详细了解并掌握COP2000模型机的微程序控制器原理，通过综合实验来实现该模型机指令系统的特点：COP2000模型机包括了一个标准CPU所具备所有部件，这些部件包括：运算器ALU、累加器A、工作寄存器W、左移门L、直通门D、右移门R、寄存器组R0-R3、程序计数器PC、地址寄存器MAR、堆栈寄存器ST、中断向量寄存器IA、输入端口IN、输出端口寄存器OUT、程序存储器EM、指令寄存器IR、微程序计数器uPC、微程序存储器uM，以及中断控制电路、跳转控制电路。其中运算器和中断控制电路以及跳转控制电路用CPLD来实现，其它电路都是用离散的数字电路组成。微程序控制部分也可以用组合逻辑控制来代替。模型机为8位机，数据总线、地址总线都为8位，但其工作原理与16位机相同。相比而言8位机实验减少了烦琐的连线，但其原理却更容易被学生理解、吸收。模型机的指令码为8位，根据指令类型的不同，可以有0到2个操作数。指令码的最低两位用来选择R0-R3寄存器，在微程序控制方式中，用指令码做为微地址来寻址微程序存储器，找到执行该指令的微程序。而在组合逻辑控制方式中，按时序用指令码产生相应的控制位。在本模型机中，一条指令最多分四个状态周期，一个状态周期为一个时钟脉冲，每个状态周期产生不同的控制逻辑，实现模型机的各种功能。模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。模型机的缺省的指令集分几大类：算术运算指令、逻辑运算指令、移位指令、数据传输指令、跳转指令、中断返回指令、输入/输出指令。用户可以通过COP2000计算机组成原理实验软件或组成原理实验仪来设计自己的指令集。模型机的寻址方式分五种：累加器寻址：操作数为累加器A，例如“CPLA”是将累加器A值取反，还有些指令是隐含寻址累加器A，例如“OUT”是将累加器A的值输出到输出端口寄存器OUT。寄存器寻址：参与运算的数据在R0-R3的寄存器中，例如“ADDA，R0”指令是将寄存器R0的值加上累加器A的值，再存入累加器A中。寄存器间接寻址：参与运算的数据在存储器EM中，数据的地址在寄存器R0-R3中，例如“MOVA，@R1”指令是将寄存器R1的值做为地址，把存储器EM中该地址的内容送入累加器A中。存储器直接寻址：参与运算的数据在存储器EM中，数据的地址为指令的操作数。例如“ANDA，40H”指令是将存储器EM中40H单元的数据与累加器A的值做逻辑与运算，结果存入累加器A。立即数寻址：参与运算的数据为指令的操作数。例如“SUBA，#10H”是从累加器A中减去立即数10H，结果存入累加器A。该模型机微指令系统的特点（包括其微指令格式的说明等）：①总体概述该模型机的微命令是以直接表示法进行编码的，其特点是操作控制字段中的每一位代表一个微命令。这种方法的优点是简单直观，其输出直接用于控制。缺点是微指令字较长，因而使控制存储器容量较大。②微指令格式的说明模型机有24位控制位以控制寄存器的输入、输出，选择运算器的运算功能，存储器的读写。微程序控制器由微程序给出24位控制信号，而微程序的地址又是由指令码提供的，也就是说24位控制信号是由指令码确定的。该模型机的微指令的长度为24位，其中微指令中只含有微命令字段，没有微地址字段。其中微命令字段采用直接按位的表示法，哪位为0，表示选中该微操作，而微程序的地址则由指令码指定。这24位操作控制信号的功能如表2所示：（按控制信号从左到右的顺序依次说明）表2微指令控制信号的功能操作控制信号控制信号的说明XRD外部设备读信号，当给出了外设的地址后，输出此信号，从指定外设读数据。EMWR程序存储器EM写信号。EMRD程序存储器EM读信号。PCOE将程序计数器PC的值送到地址总线ABUS上。EMEN将程序存储器EM与数据总线DBUS接通，由EMWR和EMRD决定是将DBUS数据写到EM中，还是从EM读出数据送到DBUS。IREN将程序存储器EM读出的数据打入指令寄存器IR和微指令计数器μPC。EINT中断返回时清除中断响应和中断请求标志，便于下次中断。ELPPC打入允许，与指令寄存器的IR3、IR2位结合，控制程序跳转。MAREN将数据总线DBUS上数据打入地址寄存器MAR。MAROE将地址寄存器MAR的值送到地址总线ABUS上。OUTEN将数据总线DBUS上数据送到输出端口寄存器OUT里。STEN将数据总线DBUS上数据存入堆栈寄存器ST中。RRD读寄存器组R0~R3，寄存器R?的选择由指令的最低两位决定。RWR写寄存器组R0~R3，寄存器R?的选择由指令的最低两位决定。CN决定运算器是否带进位移位，CN=1带进位，CN=0不带进位。FEN将标志位存入ALU内部的标志寄存器。X2X2、X1、X0三位组合来译码选择将数据送到DBUS上的寄存器。X1X0WEN将数据总线DBUS的值打入工作寄存器W中。AEN将数据总线DBUS的值打入累加器A中。S2S2、S1、S0三位组合决定ALU做何种运算。S1S0COP2000中有7个寄存器可以向数据总线输出数据,但在某一特定时刻只能有一个寄存器输出数据.由X2,X1,X0决定那一个寄存器输出数据。X2X1X0输出寄存器000IN_OE外部输入门001IA_OE中断向量010ST_OE堆栈寄存器011PC_OEPC寄存器100D_OE直通门101R_OE右移门110L_OE左移门111没有输出COP2000中的ALU由一片CPLD实现.有8种运算,通过S2,S1,S0来选择。运算数据由寄存器A及寄存器W给出,运算结果输出到直通门D。S2S1S0功能000A+W加001A-W减010A|W或011A&W与100A+W+C带进位加101A-W-C带进位减110~AA取反111A输出A2.计算机中实现乘法和除法的原理（1）无符号乘法①实例演示（4位乘法具体例子演算的算式）：乘数与被乘数假设为1100（12）与1000（8），结果应该为96（十进制）。运算图示为：1100被乘数×1000乘数0000初始部分积＋0000乘数最低位为0，部分积加0，被乘数左移一位，乘数右移一位。0000＋0000情况同上00000＋0000情况同上000000＋1100乘数最低位为1，部分积加被乘数，被乘数左移一位，乘数右移一位（0）1100000计算完毕，运算结果为01100000（96）算法流程图：开始初始化乘数，被乘数，部分积(0)乘数是否为0?N乘数最低位是否为1？Y部分积加上被乘数，被乘数左移1位，乘数右移1位被乘数是否为0?N结果（部分积）输出YY结束硬件原理框图：相关说明：将R1打入A中，R0存放的为部分积，部分积初值为0，若乘数最低位为1，之后被乘数与部分积通过ALU加和，结果存于R0中。由于上一步，R1(即被乘数)已在A中，所以直接通过对X2X1X0的控制可实现A的逻辑左移1位。之后将R2（乘数）打入A中，通过对X2X1X0的控制可实现A的逻辑右移1位。期间有判断乘数、被乘数是否为0的操作。（2）无符号除法实例演示（8位被除数，4位除数，具体例子演算的算式）：（86除以10）：商0初始商101001010110除数与被除数10100000由除数初始化假除数，此处将除数左移4位即可，其他情况需要另外考虑移位数01010110判断被除数与假除数的关系，小于假除数（0）01010000假除数右移一位，商左移一位00000110被除数大于假除数，相减产生新的被除数（01）00101000假除数右移一位，商左移一位并加一00000110被除数小于假除数（010）00010100假除数右移一位，商左移一位00000110被除数小于假除数（0100）00001010假除数右移一位，商左移一位00000110被除数小于假除数（01000）00000101假除数右移一位，商左移一位此时假除数小于除数，算法结束此时商为01000余数为00000110。ALUAWDLR寄存器R0(存放部分积)寄存器R1(存放被乘数)寄存器R2(存放乘数)算法流程图：（此时被除数即为余数）开始初始化被除数(R0)，除数(R1)，假除数(R2)，商(R3)除数是否为0?N被除数是否为0?N假除数是否小于除数?NY被除数是否大于假除数？N商左移1位，假除数右移一位Y商左移1位之后加1，被除数减去假除数得到新的被除数，假除数右移一位结束YY商为0，余数为0商设为FFH，余数设为FFH(出错)求取假除数硬件原理框图：退出时，余数存于R0中，商存于R3中3．对应于以上算法如何分配使用COP2000实验仪中的硬件（初步分配，设计完成后再将准确的使用情况填写在此处）符号乘法对应于COP2000实验仪的硬件具体分配使用情况如下表所示：表无符号乘法的硬件分配情况硬件名称实现算法功能描述寄存器R0计算时用来存放部分积和最后的积寄存器R1①初始化时，用来存放被乘数；②在程序执行的过程中，用来存放向左移位后的被乘数。寄存器R2①初始化时，用来存放乘数；②在程序执行的过程中，用来存放向右移位后的乘数。累加器A执行ADDR?,A（加法）、SHLR?（左移一位）、SHRR?（右移一位）等命令时所必须使用的寄存器。寄存器W执行ADDR?,A（加法）、TESTR?,#II（测试与）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果（未经移位）是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的ALUAWDLR寄存器R0(存放被除数)寄存器R1(存放除数)寄存器R2(存放假除数)寄存器R3(存放商)比较大小，假除数小时退出右移比较大小，得出商左移结果是否输出到数据总线。程序计数器PC①控制程序按顺序正常执行；②当执行转移指令时，从数据线接收要跳转的地址，使程序能够按需要自动执行。③当要从EM中读取数据时，由PC提供地址。存储器EM存储指令和数据。微程序计数器μPC向微程序存储器μM提供相应微指令的地址。微程序存储器μM存储相应指令的微指令，微程序。输出寄存器OUT可以将运算结果输出到输出寄存器OUT（本实验未用）。堆栈ST可以用来暂存操作数或者对寄存器值进行保护（本实验未用）表无符号除法的硬件分配情况硬件名称实现算法功能描述寄存器R0存放被除数，最后余数所在地寄存器R1初始化时，用来存放除数；寄存器R2①初始化时，用来存放除数；②存放移位后的假除数；③在程序执行的过程中，用来存放向右移位后的假除数。寄存器R3用来存放商；累加器A执行SUBR?,A（减法）、SHLR?（左移一位）、SHRR?（右移一位）等命令时所必须使用的寄存器。寄存器W执行SUBR?,A（加法）、TESTR?,#II（测试与）等双操作数命令时所必须使用的寄存器。左移门L用来实现相应数据左移一位的运算，并能够控制该运算后的结果是否输出到数据总线。直通门D用来控制ALU的执行结果（未经移位）是否输出到数据总线。右移门R用来实现相应数据右移一位的运算，并能够控制该运算后的结果是否输出到数据总线。程序计数器PC①控制程序按顺序正常执行；②当执行转移